| 1 |
1
비대칭 소스 및 드레인 구조를 갖는 박막 트랜지스터 또는 이종접합 트랜지스터에 있어서, 게이트 상에 형성되는 절연막;상기 절연막의 상부 일측면과 접촉하며, 소스 전극에 영향을 받는 제1 반도체; 및상기 절연막의 상부 타측면과 접촉하여 드레인 전극에 영향을 받으며, 상기 제1 반도체와 트랜지스터 중앙에서 접하는 제2 반도체를 포함하되,상기 소스 전극 및 상기 드레인 전극은서로 다른 너비의 비대칭 구조를 갖는 것을 특징으로 하는, 트랜지스터
|
| 2 |
2
제1항에 있어서,상기 제1 반도체는 상기 절연막의 상부 일측면에 일부 접촉하여 형성되며, 상기 제2 반도체는 상기 제1 반도체의 면적을 제외한 상기 절연막의 상부 타측면에 일부 접촉하여 형성되어 상기 제1 반도체와 트랜지스터 중앙에서 접하는 이종접합 트랜지스터의 구조로 형성되는, 트랜지스터
|
| 3 |
3
제2항에 있어서,상기 제1 반도체 및 상기 제2 반도체는 서로 부분적으로 접합되어 있는 형태인 것을 특징으로 하는, 트랜지스터
|
| 4 |
4
제3항에 있어서,상기 제1 반도체는 n형 반도체 또는 p형 반도체이며, 상기 제2 반도체는 p형 반도체 또는 n형 반도체인 것을 특징으로 하는, 트랜지스터
|
| 5 |
5
제1항에 있어서,상기 드레인 전극은상기 절연막의 상부 일측면에 형성된 상기 제1 반도체 상부, 또는 상기 제1 반도체 상에 형성된 상기 제2 반도체 상부에 형성되며, 상기 소스 전극은상기 절연막의 상부 타측면에 형성된 상기 제2 반도체 상부에 형성되는 것을 특징으로 하는, 트랜지스터
|
| 6 |
6
제5항에 있어서,상기 제1 반도체는 하나의 상기 드레인 전극에만 영향을 받으며, 상기 제2 반도체는 하나의 상기 소스 전극, 또는 상기 소스 전극 및 상기 드레인 전극의 영향을 받는 것을 특징으로 하는, 트랜지스터
|
| 7 |
7
제1항에 있어서,상기 드레인 전극은 450μm의 너비를 나타내고, 상기 소스 전극은 5000μm의 너비를 나타내는 것을 특징으로 하는, 트랜지스터
|
| 8 |
8
제1항에 있어서,상기 소스 전극 및 상기 드레인 전극은비대칭의 너비 구조로 형성되어 상기 제1 반도체 및 상기 제2 반도체로 주입되는 전하를 각각 조절하여 NTC(Negative transconductance)를 정밀하게 조절하는 것을 특징으로 하는, 트랜지스터
|
| 9 |
9
비대칭 소스 및 드레인 구조를 갖는 박막 트랜지스터 또는 이종접합 트랜지스터의 제조 방법에 있어서, 게이트 상에 절연막을 형성하는 단계; 상기 절연막의 상부 일측면과 접촉하며, 소스 전극에 영향을 받는 제1 반도체를 형성하는 단계; 및상기 절연막의 상부 타측면과 접촉하여 드레인 전극에 영향을 받으며, 상기 제1 반도체와 트랜지스터 중앙에서 접하는 제2 반도체를 형성하는 단계를 포함하되,상기 소스 전극 및 상기 드레인 전극은서로 다른 너비의 비대칭 구조를 갖는 것을 특징으로 하는, 트랜지스터의 제조 방법
|
| 10 |
10
제9항에 있어서,상기 제1 반도체는 n형 반도체 또는 p형 반도체이며, 상기 제2 반도체는 p형 반도체 또는 n형 반도체인 것을 특징으로 하는, 트랜지스터의 제조 방법
|
