| 1 |
1
기준전압을 형성하기 위한 기준전압 발생기;상기 기준전압을 음의 입력단자를 통해 수신하고, 피드백 전압을 양의 입력단자를 통해 수신하여 상기 피드백 전압과 상기 기준전압의 차이를 증폭하기 위한 에러 증폭기;상기 에러 증폭기의 출력신호에 따라 출력단의 출력 전압 및 부하전류를 제공하는 패스 트랜지스터;상기 부하전류에 따른 출력신호를 형성하고, 저항연결을 통한 상기 피드백 전압을 생성하기 위한 전압 분배부;상기 에러 증폭기와 상기 패스 트랜지스터 사이에 배치되고, 상기 패스 트랜지스터의 게이트 전압을 제어하는 제1 출력 신호 제어부; 및상기 에러 증폭기와 상기 패스 트랜지스터의 출력단 사이에 배치되고, 상기 제1 출력 신호 제어부의 극점을 보상하기 위한 제2 출력 신호 제어부를 포함하고,상기 제1 출력 신호 제어부는,상기 에러 증폭기의 출력 신호를 입력받고, 상기 입력된 출력 신호의 위상을 반전시켜 증폭하는 CS 증폭기; 및상기 CS 증폭기의 출력 신호를 입력받고, 상기 패스 트랜지스터의 출력신호를 제어하는 버퍼 제어부를 포함하는 LDO 레귤레이터
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 상기 CS 증폭기는,게이트가 상기 에러 증폭기의 출력단에 연결되고, 드레인이 상기 버퍼 제어부의 입력단에 연결되며, 소스가 입력전압에 연결된 PMOS 트랜지스터; 및드레인이 상기 PMOS 트랜지스터의 드레인에 연결되고, 소스가 접지에 연결된 NMOS 트랜지스터를 포함하는 LDO 레귤레이터
|
| 4 |
4
제3항에 있어서,상기 NMOS 트랜지스터는 상기 에러 증폭기에 바이어스를 제공하는 전류원으로써 동작되는 것인 LDO 레귤레이터
|
| 5 |
5
제1항에 있어서, 상기 제2 출력 신호 제어부는,상기 에러 증폭기와 상기 패스 트랜지스터의 출력단 사이에 연결된 제1 간접 커패시터; 및상기 에러 증폭기와 상기 버퍼 제어부 사이에 연결된 제2 간접 커패시터를 포함하는 LDO 레귤레이터
|
| 6 |
6
제1항에 있어서,상기 에러 증폭기에 의해 형성된 제1-스테이지;상기 CS 증폭기에 의해 형성된 제2-스테이지; 및상기 패스 트랜지스터와 상기 전압 분배부에 의해 형성된 3-스테이지를 포함하는 LDO 레귤레이터
|
| 7 |
7
제1항에 있어서, 상기 에러 증폭기는,소스가 전류원에 연결되고, 게이트에 상기 기준전압이 입력되는 제1 트랜지스터; 및소스가 상기 전류원에 연결되고, 게이트에 상기 피드백 전압이 입력되는 제2 트랜지스터를 포함하는 LDO 레귤레이터
|
| 8 |
8
제7항에 있어서,상기 제1 트랜지스터의 소스와 상기 전류원 사이에 연결된 제1 이득 저항; 및상기 제2 트랜지스터의 소스와 상기 전류원 사이에 연결된 제2 이득 저항을 포함하는 LDO 레귤레이터
|
| 9 |
9
제1항에 있어서,상기 출력단의 출력 전압이 상승하면, 상기 CS 증폭기는 상기 에러 증폭기에 의해 감소된 출력 신호를 입력받고, 상기 감소된 출력 신호의 위상을 반전시켜 증폭한 후, 상기 버퍼 제어부로 출력하는 것이며,상기 출력단의 출력 전압이 감소하면, 상기 CS 증폭기는 상기 에러 증폭기에 의해 증가된 출력 신호를 입력받고, 상기 증가된 출력 신호의 위상을 반전시켜 증폭한 후, 상기 버퍼 제어부로 출력하는 것인 LDO 레귤레이터
|
| 10 |
10
제1항에 있어서, 상기 버퍼 제어부는,게이트가 상기 에러 증폭기의 출력단과 연결되고, 소스가 상기 패스 트랜지스터의 게이트에 연결된 제1 PMOS 트랜지스터;게이트가 상기 제1 PMOS 트랜지스터의 드레인에 연결되고, 소스가 접지에 연결된 제1 NMOS 트랜지스터;입력단이 상기 제1 NMOS 트랜지스터의 게이트에 연결된 인버터;게이트가 상기 인버터의 출력단에 연결된 제2 NMOS 트랜지스터; 및게이트가 상기 제2 NMOS 트랜지스터의 드레인 및 전류원에 연결되고, 드레인이 상기 패스 트랜지스터의 게이트에 연결된 제2 PMOS 트랜지스터를 포함하는 LDO 레귤레이터
|
