| 1 |
1
파이프라인 ADC에 적용되는 링 증폭기에 있어서,상기 링 증폭기의 입력단에 연결되고 제 1 인버터를 포함하는 제 1 단 회로;상기 제 1 단 회로의 출력에 연결되고 제 2 인버터 및 바이어스 저항을 포함하는 제 2 단 회로;상기 제 2 단 회로와 상기 링 증폭기의 출력단 사이에 연결되고 제 3 인버터를 포함하는 제 3 단 회로; 및상기 바이어스 저항에 흐르는 전류를 발생시키는 하나 이상의 전류원을 포함하고,상기 바이어스 저항은 제 1 노드 및 제 2 노드 사이에 위치하고,상기 제 1 노드는 상기 제 2 인버터에 포함되는 PMOS 트랜지스터의 드레인에 연결되고,상기 제 2 노드는 상기 제 2 인버터에 포함되는 NMOS 트랜지스터의 드레인에 연결되는 것인, 링 증폭기
|
| 2 |
2
제 1 항에 있어서,상기 제 1 노드는 상기 제 3 인버터에 포함되는 PMOS 트랜지스터의 게이트에 더 연결되고,상기 제 2 노드는 상기 제 3 인버터에 포함되는 NMOS 트랜지스터의 게이트에 더 연결되는 것인, 링 증폭기
|
| 3 |
3
제 1 항에 있어서,상기 하나 이상의 전류원은 제 1 전류원 및 제 2 전류원을 포함하고,상기 제 1 전류원은 상기 제 1 노드 및 제 3 노드 사이에 위치하고,상기 제 2 전류원은 상기 제 2 노드 및 제 4 노드 사이에 위치하고,상기 제 3 노드는 상기 제 2 인버터에 포함되는 PMOS 트랜지스터의 소스 및 상기 제 3 인버터에 포함되는 PMOS 트랜지스터의 소스에 연결되고,상기 제 4 노드는 상기 제 2 인버터에 포함되는 NMOS 트랜지스터의 소스 및 상기 제 3 인버터에 포함되는 NMOS 트랜지스터의 소스에 연결되는 것인, 링 증폭기
|
| 4 |
4
제 1 항에 있어서,데드존 전압은 상기 제 1 노드 및 상기 제 2 노드 사이의 전압이고,상기 데드존 전압은 상기 바이어스 저항의 크기 및 상기 바이어스 저항에 흐르는 전류의 크기에 기초하여 결정되는 것인, 링 증폭기
|
| 5 |
5
제 4 항에 있어서,상기 하나 이상의 전류원이 상기 바이어스 저항에 흐르는 전류를 발생시키는 경우에는 상기 데드존 전압을 증가시키고, 상기 하나 이상의 전류원이 상기 바이어스 저항에 흐르는 전류를 발생시키지 않는 경우에는 상기 데드존 전압을 감소시키는 것인, 링 증폭기
|
| 6 |
6
제 5 항에 있어서,상기 링 증폭기의 증폭 모드에 있어서, 상기 데드존 전압을 증가시킨 후에 상기 데드존 전압을 감소시키도록 상기 하나 이상의 전류원이 제어되는 것인, 링 증폭기
|
| 7 |
7
파이프라인 ADC에 적용되는 링 증폭기에 있어서,상기 링 증폭기의 입력단에 연결되고 제 1 인버터를 포함하는 제 1 단 회로;상기 제 1 단 회로의 출력에 연결되고 제 2 인버터 및 PMOS 트랜지스터와 NMOS 트랜지스터를 포함하는 바이어스 회로를 포함하는 제 2 단 회로; 및상기 제 2 단 회로와 상기 링 증폭기의 출력단 사이에 연결되고 제 3 인버터를 포함하는 제 3 단 회로를 포함하고,상기 바이어스 회로는 제 1 노드 및 제 2 노드 사이에 위치하고,상기 제 1 노드는 상기 제 2 인버터에 포함되는 PMOS 트랜지스터의 드레인에 연결되고,상기 제 2 노드는 상기 제 2 인버터에 포함되는 NMOS 트랜지스터의 드레인에 연결되는 것인, 링 증폭기
|
| 8 |
8
제 7 항에 있어서,상기 제 1 노드는 상기 바이어스 회로에 포함되는 PMOS 트랜지스터의 드레인 및 NMOS 트랜지스터의 소스에 더 연결되고,상기 제 2 노드는 상기 바이어스 회로에 포함되는 PMOS 트랜지스터의 소스 및 NMOS 트랜지스터의 드레인에 더 연결되는 것인, 링 증폭기
|
| 9 |
9
제 7 항에 있어서,데드존 전압은 상기 제 1 노드 및 상기 제 2 노드 사이의 전압이고,상기 데드존 전압은 상기 바이어스 회로에 흐르는 전류의 크기에 기초하여 결정되는 것인, 링 증폭기
|
| 10 |
10
제 9 항에 있어서,상기 링 증폭기의 증폭 모드에 있어서, 상기 데드존 전압을 증가시킨 후에 상기 데드존 전압을 감소시키도록 상기 바이어스 회로에 흐르는 전류의 크기가 제어되는 것인, 링 증폭기
|
