| 1 |
1
제1 입력 특징 데이터의 제1 특징 비트들 및 제1 가중치 데이터의 제1 가중치 비트들을 곱하여 제1 곱셈 결과를 생성하도록 구성된 제1 비트 연산기;제2 입력 특징 데이터의 제2 특징 비트들 및 제2 가중치 데이터의 제2 가중치 비트들을 곱하여 제2 곱셈 결과를 생성하여 제2 곱셈 결과를 생성하도록 구성된 제2 비트 연산기;상기 제1 곱셈 결과 및 상기 제2 곱셈 결과를 더하여 제1 덧셈 결과를 생성하도록 구성된 제1 덧셈기; 제1 시프트 값에 따라, 상기 제1 덧셈 결과의 자릿수를 시프트하여 제1 시프트된 덧셈 결과를 생성하도록 구성된 제1 시프터; 및상기 제1 시프트된 덧셈 결과에 기초하여 출력 특징 데이터를 생성하도록 구성된 누산기를 포함하되,상기 제1 특징 비트들의 자릿수 및 상기 제2 특징 비트들의 자릿수는 동일하고, 상기 제1 가중치 비트들의 자릿수 및 상기 제2 가중치 비트들의 자릿수는 동일한 뉴럴 네트워크 가속기
|
| 2 |
2
제 1 항에 있어서, 상기 뉴럴 네트워크 가속기는:상기 제1 입력 특징 데이터의 제3 특징 비트들 및 상기 제1 가중치 비트들을 곱하여 제3 곱셈 결과를 생성하도록 구성된 제3 비트 연산기;상기 제2 입력 특징 데이터의 제4 특징 비트들 및 상기 제2 가중치 비트들을 곱하여 제4 곱셈 결과를 생성하도록 구성된 제4 비트 연산기;상기 제3 곱셈 결과 및 상기 제4 곱셈 결과를 더하여 제2 덧셈 결과를 생성하도록 구성된 제2 덧셈기; 및제2 시프트 값에 따라, 상기 제2 덧셈 결과의 자릿수를 시프트하여 제2 시프트된 덧셈 결과를 생성하도록 구성된 제2 시프터를 더 포함하되,상기 누산기는 상기 제1 시프트된 덧셈 결과 및 상기 제2 시프트된 덧셈 결과를 더하여 상기 출력 특징 데이터를 생성하도록 더 구성되고,상기 제3 특징 비트들의 자릿수 및 상기 제4 특징 비트들의 자릿수는 동일한 뉴럴 네트워크 가속기
|
| 3 |
3
제 2 항에 있어서, 상기 제1 특징 비트들의 자릿수는 상기 제3 특징 비트들의 자릿수보다 높고, 상기 제2 특징 비트들의 자릿수는 상기 제4 특징 비트들의 자릿수보다 높은 뉴럴 네트워크 가속기
|
| 4 |
4
제 2 항에 있어서, 상기 제1 입력 특징 데이터는 상기 제1 비트 연산기 및 상기 제3 비트 연산기의 동작 비트 수에 따라 상기 제1 특징 비트들 및 상기 제3 특징 비트들로 분할되고,상기 제2 입력 특징 데이터는 상기 제2 비트 연산기 및 상기 제4 비트 연산기의 동작 비트 수에 따라, 상기 제2 특징 비트들 및 상기 제4 특징 비트들로 분할되는 뉴럴 네트워크 가속기
|
| 5 |
5
제 1 항에 있어서,상기 제1 비트 연산기는 상기 제1 특징 비트들 및 상기 제1 가중치 데이터의 제3 가중치 비트들을 곱하여 제5 곱셈 결과를 생성하도록 더 구성되고,상기 제2 비트 연산기는 상기 제2 특징 비트들 및 상기 제1 가중치 데이터의 제4 가중치 비트들을 곱하여 제6 곱셈 결과를 생성하도록 더 구성되고,상기 제1 덧셈기는 상기 제5 곱셈 결과 및 상기 제6 곱셈 결과를 더하여 제3 덧셈 결과를 생성하도록 더 구성되고,상기 제1 시프터는 상기 제1 시프트 값에 따라, 상기 제3 덧셈 결과의 자릿수를 시프트하여 제3 시프트된 덧셈 결과를 생성하도록 더 구성되고, 그리고상기 누산기는 상기 제1 시프트된 덧셈 결과 및 상기 제3 시프트된 덧셈 결과를 더하여 상기 출력 특징 데이터를 생성하도록 더 구성되고,상기 제3 가중치 비트들의 자릿수 및 상기 제4 가중치 비트들의 자릿수는 동일한 뉴럴 네트워크 가속기
|
| 6 |
6
제 5 항에 있어서, 상기 제1 가중치 비트들의 자릿수는 상기 제3 가중치 비트들의 자릿수보다 높고, 상기 제2 가중치 비트들의 자릿수는 상기 제4 가중치 비트들의 자릿수보다 높은 뉴럴 네트워크 가속기
|
| 7 |
7
제 1 항에 있어서, 상기 제1 시프트 값은 상기 제1 특징 비트들의 자릿수 및 상기 제1 가중치 비트들의 자릿수에 기초하여 결정되거나 상기 제2 특징 비트들의 자릿수 및 상기 제2 가중치 비트들의 자릿수에 기초하여 결정되는 뉴럴 네트워크 가속기
|
| 8 |
8
제 1 항에 있어서, 상기 제1 특징 비트들의 비트 수와 상기 제1 가중치 비트들의 비트 수는 동일하고, 상기 제2 특징 비트들의 비트 수와 상기 제2 가중치 비트들의 비트 수는 동일한 뉴럴 네트워크 가속기
|
| 9 |
9
제 1 항에 있어서, 상기 제1 비트 연산기는 XNOR 연산 또는 AND 연산 중 선택 신호에 따라 선택된 하나를 기반으로 상기 제1 곱셈 결과를 생성하는 뉴럴 네트워크 가속기
|
