| 1 |
1
이진 가중치된 PMOS 배열을 포함하며, 상기 PMOS 배열을 비동기 이진 탐색하는 PMOS 배열부; 및상기 PMOS 배열부의 출력 전압에 기초하여 fine 모드, coarse 모드, 및 medium 모드 중 적어도 하나로 모드로 동작하는 모드 결정부를 포함하는, 디지털 LDO 레귤레이터
|
| 2 |
2
제1항에 있어서,상기 모드 결정부는,상기 fine 모드를 수행하는 제1 동작부; 및상기 coarse 모드 및 medium 모드 중 적어도 하나의 동작을 수행하는 제2 동작부를 포함하는, 디지털 LDO 레귤레이터
|
| 3 |
3
제2항에 있어서,상기 모드 결정부에 업다운 신호를 제공하는 제1 내지 제3 비교기를 더 포함하고,상기 제1 비교기는 제1 클럭 신호에 기초하여 제1 업다운 신호를 상기 제1 동작부에 출력하고,상기 제2 비교기는 클럭 신호와 상관없이 제2 업 신호를 상기 제2 동작부에 출력하며,상기 제3 비교기는 상기 클럭 신호와 상관없이 제2 다운 신호를 상기 제2 동작부에 출력하는, 디지털 LDO 레귤레이터
|
| 4 |
4
제3항에 있어서,상기 모드 결정부는 상기 fine 모드로 기설정되어 있으며, 상기 fine 모드는 제1 레퍼런스 전압에 연결된 상기 제1 비교기를 상기 제1 클럭 신호의 한 클럭마다 동작시키는, 디지털 LDO 레귤레이터
|
| 5 |
5
제4항에 있어서,상기 fine 모드는 상기 PMOS 배열부의 출력 전압을 상기 제1 레퍼런스 전압에 가깝게 만들어주는, 디지털 LDO 레귤레이터
|
| 6 |
6
제5항에 있어서,상기 모드 결정부는, 상기 PMOS 배열부의 출력이 상기 제2 비교기에 의해서 제2 레퍼런스 하이전압보다 높아지거나 상기 제3 비교기에 의해서 제2 레퍼런스 로우전압보다 낮아졌다고 판단되면 상기 coarse 모드를 수행하도록 하는, 디지털 LDO 레귤레이터
|
| 7 |
7
제6항에 있어서,상기 coarse 모드는 제2 클럭 신호가 입력되는 동안 상기 제2 레퍼런스 하이전압 및 상기 제2 레퍼런스 로우전압 중 적어도 하나의 신호의 변동을 확인하는, 디지털 LDO 레귤레이터
|
| 8 |
8
제7항에 있어서,상기 coarse 모드는 상기 적어도 하나의 신호의 변동이 없다면 상기 PMOS 배열부의 출력이 안정적으로 설정되었다고 판단하고, 상기 medium 모드를 수행하도록 하는, 디지털 LDO 레귤레이터
|
| 9 |
9
제8항에 있어서,상기 medium 모드는 상기 제1 비교기를 동작시켜, 상기 PMOS 배열부의 출력 전압이 어떤 전압 사이에 있는지 확인하여 PMOS 코드를 결정하는, 디지털 LDO 레귤레이터
|
| 10 |
10
이진 가중치된 PMOS 배열을 포함하여, 비동기 이진 탐색을 수행하는 단계; 및 상기 이진 가중치된 PMOS 배열의 출력 전압에 기초하여 fine 모드, coarse 모드, 및 medium 모드 중 적어도 하나의 모드로 제어하는 단계를 포함하는, 디지털 LDO 레귤레이터의 동작방법
|
| 11 |
11
제10항에 있어서,상기 fine 모드, coarse 모드, 및 medium 모드 중 적어도 하나로 모드를 제어하는 단계는,제1 레퍼런스 전압에 연결된 상기 제1 비교기를 상기 제1 클럭 신호에 기초하여 동작시키는 단계;제2 클럭 신호가 입력되는 동안 제2 레퍼런스 하이전압 및 제2 레퍼런스 로우전압 중 적어도 하나의 신호의 변동을 확인하는 단계;상기 제1 비교기를 동작시켜, 상기 PMOS 배열부의 출력 전압이 어떤 전압 사이에 있는지 확인하는 단계; 및상기 확인된 전압에 기초하여 PMOS 코드를 결정하는 단계를 포함하는, 디지털 LDO 레귤레이터의 동작방법
|
