| 1 |
1
CMOS 기반의 적어도 하나의 적분기의 동작을 통해 노이즈 전압을 얻는 난수 발생기;상기 노이즈 전압을 디지털화 하는 전압 영역 비교기; 및상기 전압 영역 비교기의 문턱 전압에 기초하여, 상기 전압 영역 비교기의 디지털 출력의 확률을 제어하는 확률 제어기를 포함하는, 확률론적 비트 제어기
|
| 2 |
2
제1항에 있어서,상기 난수 발생기는,상기 노이즈 전압을 생성하는 상기 CMOS 기반의 적어도 하나의 동적 노이즈 적분기;일정한 클럭신호에 기반하여 상기 클럭신호에 따라 동기화된 상기 노이즈 전압을 출력하도록 동작하는 하나의 스위치; 및상기 노이즈 전압을 저장하는 캐패시터를 포함하는, 확률론적 비트 제어기
|
| 3 |
3
제2항에 있어서,상기 노이즈 전압은 제1 및 제2 획득 방법 중 적어도 하나를 통해 노이즈 전압을 생성하고,상기 제1 획득 방법은 상기 클럭신호에 따라 변하는 상기 CMOS의 노이즈 전압을 획득하는 방법이고,상기 제2 획득 방법은 상기 클럭신호가 1에서 0으로 변화할 때의 노이즈과 그 시점에서의 노드 전압의 기울기에 비례한 노이즈 전압을 획득하는 방법인, 확률론적 비트 제어기
|
| 4 |
4
제1항에 있어서,상기 확률 제어기는 상기 전압 영역 비교기의 상기 문턱 전압을 변화시킴으로써 상기 디지털 출력의 확률을 제어하는, 확률론적 비트 제어기
|
| 5 |
5
제1항에 있어서,상기 난수 발생기는,제1 및 제2 제거 방법을 통해 낮은 주파수 영역에 존재하는 노이즈를 제거하는, 확률론적 비트 제어기
|
| 6 |
6
제5항에 있어서,상기 제1 제거 방법은 추가 캐패시터를 통해 노이즈를 서로 빼줌으로써 낮은 주파수 영역의 노이즈를 제거하는 방법이고,상기 제2 제거 방법은 상기 동적 노이즈 적분기를 복수개 사용함으로써, 인접한 두 노이즈의 연관성이 떨어뜨려, 상기 낮은 주파수 영역의 노이즈를 출력하는 않는 방법인, 확률론적 비트 제어기
|
| 7 |
7
제6항에 있어서,상기 제1 제거 방법은 상기 추가 캐패시터에 노이즈 전압을 저장하고, 기존의 캐패시터에 노이즈 전압을 저장하여, 두 캐패시터에 저장된 노이즈 전압의 차를 상기 전압 영역 비교기에 입력하는, 확률론적 비트 제어기
|
| 8 |
8
CMOS 기반의 적어도 하나의 적분기의 동작을 통해 노이즈 전압을 얻는 단계;전압 영역 비교기가 상기 노이즈 전압을 디지털화 하는 단계; 및상기 전압 영역 비교기의 문턱 전압에 기초하여, 상기 디지털화된 노이즈 전압의 확률을 제어하는 단계를 포함하는, 확률론적 비트 제어기의 동작방법
|
| 9 |
9
제8항에 있어서,상기 노이즈 전압을 얻는 단계는,캐패시터의 상단 전압을 VDD로 충전하는 단계;상기 캐패시터의 상단 전압을 클럭신호에 맞춰 상기 동적 노이즈 적분기의 전류로 방전하는 단계; 및상기 클럭신호가 1에서 0이 될 때 방전을 멈추는 단계를 포함하는, 확률론적 비트 제어기의 동작방법
|
| 10 |
10
제9항에 있어서,상기 클럭신호가 1에서 0이 될 때 방전을 멈추는 단계 이후에,상기 캐패시터에 저장된 노이즈 전압을 획득하는 단계 및 상기 클럭신호의 변화 시점에서의 노이즈와 상기 클럭신호의 변화 시점에서의 Vn 노드 전압의 기울기에 비례한 노이즈 전압을 획득하는 단계 중 적어도 하나를 동작하는, 확률론적 비트 제어기의 동작방법
|
| 11 |
11
제8항에 있어서,상기 디지털 출력의 확률을 제어하는 단계는, 상기 디지털화된 노이즈 전압의 문턱 전압을 변화시킴으로써 상기 디지털 출력의 확률을 제어하는, 확률론적 비트 제어기의 동작방법
|
