| 1 |
1
챔버 내부에 제1타겟 및 제2타겟을 배치하는 단계;상기 챔버 내부에 제1면이 상기 제1타겟의 상면 및 상기 제2타겟의 상면을 향하도록 기판을 배치하는 단계; 및코-스퍼터링(co-sputtering) 공정을 통해 상기 기판의 상기 제1면 상에 반도체 박막을 형성하는 단계;를 포함하고,상기 반도체 박막은 상기 코-스퍼터링 공정에서 상기 제2타겟에 인가되는 전력에 따라 n형 반도체 또는 p형 반도체로 형성되는, 반도체 박막의 제조방법
|
| 2 |
2
제1항에 있어서,상기 코-스퍼터링 공정에서,상기 제1타겟에는 제1전력이 인가되고, 상기 제2타겟에는 제2전력이 인가되는, 반도체 박막의 제조방법
|
| 3 |
3
제2항에 있어서,상기 제2전력이 35W 이상인 경우,상기 반도체 박막은 p형 반도체로 형성되는, 반도체 박막의 제조방법
|
| 4 |
4
제3항에 있어서,상기 제2전력이 30W 이하인 경우,상기 반도체 박막은 n형 반도체로 형성되는, 반도체 박막의 제조방법
|
| 5 |
5
제2항에 있어서,상기 제1전력의 크기와 상기 제2전력의 크기는 서로 다른, 반도체 박막의 제조방법
|
| 6 |
6
제1항에 있어서,상기 제1타겟은 아연(Zn)을 포함하고,상기 제2타겟은 불화 아연(ZnF2)을 포함하고,상기 반도체 박막은 질화 아연(Zn3N2)을 포함하는, 반도체 박막의 제조방법
|
| 7 |
7
제6항에 있어서,상기 질화 아연(Zn3N2)은 결정성 물질(crystalline material)인, 반도체 박막의 제조방법
|
| 8 |
8
제1항에 있어서,상기 제1타겟은 인듐(In)을 포함하고,상기 제2타겟은 불화 아연(ZnF2)은 포함하고,상기 반도체 박막은 질화 인듐(InN)을 포함하는, 반도체 박막의 제조방법
|
| 9 |
9
제8항에 있어서,상기 질화 인듐(InN)은 결정성 물질(crystalline material)인, 반도체 박막의 제조방법
|
| 10 |
10
제1항에 있어서,상기 코-스퍼터링 공정에서 상기 챔버의 내부 온도는 0°C 내지 100°C인, 반도체 박막의 제조방법
|
| 11 |
11
제10항에 있어서,상기 코-스퍼터링 공정에서 상기 챔버의 내부 온도는 15°C 내지 25°C인, 반도체 박막의 제조방법
|
| 12 |
12
제1항 내지 제11항 중 어느 한 항의 방법으로 제조된, 반도체 박막
|
