| 1 |
1
칩커패시터 또는 슈퍼커패시터를 이루는 전기화학소자로서,비전도성 세라믹층, 상기 비전도성 세라믹층 상에 마련되며, 세라믹 또는 서멧(cermet)으로 이루어지는 집전층, 및 상기 비전도성 세라믹층과 상기 집전층의 외측면에 배치되는 금속층을 포함하는 세라믹 기판과,양극과 음극을 구비하여, 상기 집전층 위에 형성되는 전극과,상기 세라믹 기판 위에 위치하며, 내측에 전해질을 수용할 수 있는 비전도성 세라믹 패키징 모듈을 포함하며,상기 금속층은 상기 비전도성 세라믹 패키징 모듈의 외측으로 노출되는 것을 특징으로 하는 전기화학소자
|
| 2 |
2
제1항에 있어서,상기 집전층은,상기 양극과 음극의 절연을 위하여, 기 정해진 전극 패턴에 따라 레이저 스크라이빙(laser scribing) 공정을 통해 형성되는 인터스페이스(interspace)를 포함하는 것을 특징으로 하는 전기화학소자
|
| 3 |
3
제1항에 있어서,상기 패키징 모듈에 수용되는 전해질은,액체 전해질, 고체고분자 전해질, 겔 고분자 전해질, 이온성 액체 전해질, 및 고체전해질 중 적어도 하나로 마련되는 것을 특징으로 하는 전기화학소자
|
| 4 |
4
제2항에 있어서,상기 전극은,3D 프린팅, 면 코팅, 스프레이 코팅, 진공 증착, 및 도금 중 적어도 하나의 방법을 이용하여, 상기 인터스페이스를 사이에 두고 서로 대향하는 상기 집전층의 가장자리 영역에 형성되는 것을 특징으로 하는 전기화학소자
|
| 5 |
5
제1항에 있어서,상기 세라믹 패키징 모듈은,상기 전해질이 수용 가능한 공간을 제공하기 위해 상기 전극의 높이보다 더 높은 높이로 형성되는 외벽층들과,상기 외벽층들 위에 적층되는 커버층을 포함하는 것을 특징으로 하는 전기화학소자
|
| 6 |
6
제5항에 있어서,상기 세라믹 패키징 모듈은, 세라믹 소재로 이루어지며,상기 커버층의 중앙에는 액체 전해질 주입 또는 탈포(defoamation) 공정을 위한 중앙 홀이 형성되는 것을 특징으로 하는 전기화학소자
|
| 7 |
7
제5항에 있어서,상기 세라믹 패키징 모듈의 상기 전해질이 수용 가능한 공간은,래미네이션(lamination) 공정을 통해 복수의 비전도성 세라믹 시트들을 적층함에 따라 적층 시트를 제조한 후, 레이저 커팅, 칼날 펀치 또는 컴퓨터 수치 제어(CNC, Computer Numerical Control) 공정을 통해 상기 적층 시트를 절삭함에 따라 형성되는 것을 특징으로 하는 전기화학소자
|
| 8 |
8
제1항에 있어서,상기 금속층은 상기 세라믹 기판과 외부 회로와의 전기적 연결을 위한 층으로서, 은(Ag), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 알루미늄(Al), 철(Fe), 크롬(Cr), 티타늄(Ti), 아연(Zn), 주석(Sn), 몰리브데늄(Mo), 탄탈륨(Ta), 텅스텐(W), 탄소(C), 스테인리스스틸(stainless steel) 중 적어도 하나의 금속물질로 형성되는 것을 특징으로 하는 전기화학소자
|
| 9 |
9
칩커패시터 또는 슈퍼커패시터를 이루는 전기화학소자를 제조하는 방법에 있어서,비전도성 세라믹층, 상기 비전도성 세라믹층 상에 마련되며, 세라믹 또는 서멧(cermet)으로 이루어지는 집전층, 및 상기 비전도성 세라믹층과 상기 집전층의 외측면에 배치되는 금속층을 포함하는 세라믹 기판을 제조하는 단계와,양극과 음극을 구비하는 전극을 상기 집전층 위에 형성시키는 단계와,내측에 전해질을 수용할 수 있는 비전도성 세라믹 패키징 모듈을 제조하는 단계를 포함하되,상기 금속층은 상기 비전도성 세라믹 패키징 모듈의 외측으로 노출되는 것을 특징으로 하는 전기화학소자를 제조하는 방법
|
| 10 |
10
제9항에 있어서,상기 세라믹 기판을 제조하는 단계는,바인더, 가소제, 분산제, 용매로 이루어지는 군으로부터 선택되는 적어도 하나와 세라믹 분말, 또는 금속산화물-세라믹 혼합분말, 또는 금속-세라믹 혼합분말을 이용하여 슬러리를 제조하는 단계와,테이프 캐스터(tape caster)를 이용하여 상기 슬러리를 테이프형 성형체로 변형시켜 그린 시트(green sheet)를 제조하는 단계를 포함하는 것을 특징으로 하는 전기화학소자를 제조하는 방법
|
| 11 |
11
제10항에 있어서,상기 세라믹 기판을 제조하는 단계는,래미네이션(lamination) 공정을 통해 복수개의 상기 그린 시트를 적층하여 상기 비전도성 세라믹층과 상기 집전층을 접합 적층시키는 단계와,레이저 스크라이빙(laser scribing) 또는 컴퓨터 수치 제어(CNC, Computer Numerical Control) 공정을 이용하거나, 세라믹 또는 서멧(cermet)을 포함하는 페이스트를 이용하여, 3D 프린팅 또는 스크린 프린팅 공정을 수행함에 따라 상기 비전도성 세라믹층 위에 적층된 상기 집전층에 기 정해진 전극 패턴에 따른 인터스페이스(interspace)를 형성하여, 상기 집전층의 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전기화학소자를 제조하는 방법
|
| 12 |
12
제10항에 있어서,소결공정을 통해, 상기 비전도성 세라믹층과 상기 집전층의 패턴이 형성된 상기 집전층을 접합하는 단계와,서로 접합된 상기 비전도성 세라믹층과 상기 집전층을 수소 환원 처리하는 단계와,상기 수소 환원 처리된 비전도성 세라믹층 및 상기 집전층의 외측면에 상기 금속층을 형성하는 단계와,전기 도금, 무전해 도금, 전도성 고분자 코팅, 카본 코팅 중 적어도 하나의 공정을 통해 상기 집전층의 상면을 코팅함에 따라 상기 집전층의 전도성을 향상시키는 단계를 더 포함하는 것을 특징으로 하는 전기화학소자를 제조하는 방법
|
| 13 |
13
제9항에 있어서,상기 비전도성 세라믹 패키징 모듈을 제조하는 단계는,래미네이션 공정을 통해 복수개의 그린 시트를 적층하여 상기 세라믹 기판의 두께와 대응되는 두께의 적층 시트를 제조하는 단계와,레이저 커팅(laser cutting) 공정을 통해 상기 적층 시트를 절삭하여, 상기 전해질이 수용 가능한 공간을 형성하는 단계를 포함하되,상기 전해질이 수용 가능한 공간은, 상기 전극의 높이보다 더 높은 높이로 형성되는 것을 특징으로 하는 전기화학소자를 제조하는 방법
|
| 14 |
14
제13항에 있어서,상기 비전도성 세라믹 패키징 모듈은, 상기 전해질이 수용 가능한 공간을 형성하는 외벽층과 커버층을 포함하되, 상기 커버층의 중앙에는 액체 전해질 주입 또는 탈포(defoamation) 공정을 위한 중앙 홀이 형성되며,상기 비전도성 세라믹 패키징 모듈을 제조하는 단계는,래미네이션 공정을 통해 상기 외벽층과 상기 커버층을 접합하는 단계와,접합된 외벽층과 커버층을 소결하는 단계를 더 포함하는 것을 특징으로 하는 전기화학소자를 제조하는 방법
|
| 15 |
15
제9항에 있어서,상기 비전도성 세라믹 패키징 모듈은 상기 세라믹 기판 위에 배치되는 것을 특징으로 하는 전기화학소자를 제조하는 방법
|
