| 1 |
1
제1 장치와 연결되는 적어도 둘 이상의 대전류 경로 각각에 공통 모드(Common Mode)로 입력되는 제1 전류를 능동적으로 보상하는 전류 보상 장치에 있어서,제2 장치에 의해 공급되는 제2 전류를 상기 제1 장치에 전달하는 적어도 둘 이상의 대전류 경로;관통 개구를 구비하고, 상기 적어도 둘 이상의 대전류 경로가 상기 관통 개구에 삽입되고, 상기 적어도 둘 이상의 대전류 경로 상의 상기 제1 전류를 감지하여, 상기 제1 전류에 대응되는 출력 신호를 생성하는 센싱부;상기 출력 신호를 증폭하여 증폭 신호를 생성하는 증폭부;상기 증폭 신호에 기초하여 보상 전류를 생성하는 보상 변압기를 포함하는 보상부; 및상기 보상 전류가 상기 적어도 둘 이상의 대전류 경로 각각으로 흐르는 경로를 제공하는 보상 커패시터부;를 포함하고, 상기 센싱부는 상기 관통 개구를 구비하고, 상기 적어도 둘 이상의 대전류 경로상의 상기 제1 전류에 의해 생성된 자속 밀도에 기초하여 상기 출력 신호를 생성하는 코어;를 포함하는 센싱 변압기로 구성되고,각각의 상기 적어도 둘 이상의 대전류 경로가 상기 코어의 상기 관통 개구에 단순히 삽입되는 형태인, 전류 보상 장치
|
| 2 |
2
제1항에 있어서,상기 센싱 변압기는 상기 적어도 둘 이상의 대전류 경루 상에 배치되는 제1 차 측; 및상기 제1 전류에 의해 유도되는 제1 자속 밀도에 기초하여 제1 유도 전류를 생성하는 제2 차 측;을 포함하며, 상기 제2 차 측은 상기 증폭부의 입력단과 차동(differntial)으로 연결되어 상기 제1 유도 전류를 상기 출력 신호로 입력하는, 전류 보상 장치
|
| 3 |
3
제1항에 있어서상기 증폭부는, 양의 신호를 증폭하며 BJT(bipolar junction transistor)를 포함하는 제1 증폭 소자; 및음의 신호를 증폭하며 BJT(bipolar junction transistor)를 포함하는 제2 증폭 소자; 를 포함하며, 상기 제1 증폭 소자 및 상기 제2 증폭 소자의 BJT의 콜렉터 단자에 저항(Rnpn, Rpnp)가 연결되고, 상기 제1 증폭 소자 및 상기 제2 증폭 소자의 BJT의 에미터 단자에 저항(Re)가 연결되고, 상기 제1 증폭 소자 및 상기 제2 증폭 소자의 BJT의 베이스 단자에 저항(Rbb)가 연결되는, 전류 보상 장치
|
| 4 |
4
제3항에 있어서,상기 증폭부는 상기 제1 증폭 소자 및 상기 제2 증폭 소자의 증폭 비율을 조절하는 제1 임피던스(Z1) 및 제2 임피던스(Z2)를 더 포함하고, 상기 제1 임피던스(Z1) 및 제2 임피던스(Z2)는 상기 센싱부 및 보상부의 전류 증폭도를 기초로 상기 제1 증폭 소자 및 제2 증폭 소자의 증폭 비율을 조절하는, 전류 보상 장치
|
| 5 |
5
제4항에 있어서,상기 제1 임피던스(Z1)의 제1 단은 상기 보상 변압기와 연결되고, 제2 단은 상기 제1 증폭 소자 및 상기 제2 증폭 소자의 BJT의 에미터 단자에 연결되며,상기 제2 임피던스(Z2)의 제1 단은 상기 보상 변압기와 연결되고, 제2 단은 상기 제1 증폭 소자 및 상기 제2 증폭 소자의 BJT의 베이스 단자에 커패시터(Cb)를 통해 연결되는, 전류 보상 장치
|
| 6 |
6
제5항에 있어서, 상기 센싱부의 전류 증폭도는 1/F1이고, 상기 보상부의 전류 증폭도는 1/F2인 경우, 상기 제1 임피던스(Z1) 및 상기 제2 임피던스(Z2)는 상기 증폭부의 전류 증폭도가 F1*F2가 되도록 상기 1 증폭 소자 및 제2 증폭 소자의 증폭 비율을 조절하는, 전류 보상 장치
|
| 7 |
7
제1항에 있어서, 상기 보상 커패시터부는 적어도 둘 이상의 보상 커패시터를 포함하며, 상기 적어도 둘 이상의 보상 커패시터 각각의 일단은 상기 적어도 둘 이상의 대전류 경로 각각에 연결되고, 타단은 보상 기준전위와 연결되는, 전류 보상 장치
|
| 8 |
8
제7항에 있어서, 상기 보상 기준전위는 상기 증폭부에 연결된 기준전위와 서로 구별되는 전위인, 전류 보상 장치
|
