| 1 |
1
웨이트(weight)를 갖는 입력 신호를 처리하는 프로세싱 장치에 있어서,상기 입력 신호를 수신하는 복수의 입력 라인;상기 복수의 입력 라인에 연결되고, 상기 웨이트를 저장하는 복수의 상변화 메모리 소자; 및상기 복수의 상변화 메모리 소자와 연결되는 복수의 출력 라인;을 포함하고,상기 복수의 상변화 메모리 소자 각각은, 제1 전극층; 상기 제1 전극층 상에 배치되며, 칼코게나이드 스위칭 물질을 포함하는 메모리 셀; 및 상기 메모리 셀 상에 배치되는 제2 전극층;을 포함하고,상기 복수의 상변화 메모리 소자 중 상기 칼코게나이드 스위칭 물질이 자발적인 저항 증가를 나타내는 상변화 메모리 소자에서, 상기 웨이트를 δ(여기서 δ003e#0)만큼 증가시키는,프로세싱 장치
|
| 2 |
2
제1항에 있어서,상기 칼코게나이드 스위칭 물질은 저머늄(Ge), 안티몬(Sb), 및 텔루륨(Te)을 포함하는 것을 특징으로 하는 프로세싱 장치
|
| 3 |
3
제2항에 있어서,상기 칼코게나이드 스위칭 물질이 소정 기간동안 비정질 상태에서 결정질 상태로 스위칭되지 않으면,상기 칼코게나이드 스위칭 물질이 상기 비정질 상태에서 상기 자발적인 저항 증가를 나타내는 것을 특징으로 하는 프로세싱 장치
|
| 4 |
4
제1항에 있어서,상기 자발적인 저항 증가를 나타내지 않는 상변화 메모리 소자에서 상기 웨이트는 1비트의 수치(0 또는 1)를 가지고,상기 자발적인 저항 증가를 나타내는 상변화 메모리 소자에서 상기 웨이트는 수정된 1비트의 수치(-1 또는 1+δ)를 가지는 것을 특징으로 하는 프로세싱 장치
|
| 5 |
5
제4항에 있어서,상기 프로세싱 장치에 있어서,상기 복수의 상변화 메모리 소자 각각은 시냅스에 대응되고,상기 웨이트의 변화는 상기 시냅스의 업데이트에 해당되는 것을 특징으로 하는 프로세싱 장치
|
| 6 |
6
시냅스 업데이트의 빈도가 상대적으로 높은 웨이트는 1비트의 수치(0 또는 1)를 가지고,시냅스 업데이트의 빈도가 상대적으로 낮은 웨이트는 수정된 1비트의 수치(-1 또는 1+δ, 여기서 δ003e#0)를 가지는,뉴로모픽(neuromorphic) 시스템
|
| 7 |
7
제6항에 있어서,상기 웨이트를 저장하는 복수의 상변화 메모리 소자를 포함하고,상기 복수의 상변화 메모리 소자 각각은, 제1 전극층; 상기 제1 전극층 상에 배치되며, 칼코게나이드 스위칭 물질을 포함하는 메모리 셀; 및 상기 메모리 셀 상에 배치되는 제2 전극층;을 포함하는 것을 특징으로 하는 뉴로모픽 시스템
|
| 8 |
8
제7항에 있어서,상기 칼코게나이드 스위칭 물질이 소정 기간동안 비정질 상태에서 결정질 상태로 스위칭되지 않으면,상기 칼코게나이드 스위칭 물질이 상기 비정질 상태에서 자발적인 저항 증가를 나타내는 것을 특징으로 하는 뉴로모픽 시스템
|
| 9 |
9
제8항에 있어서,상기 자발적인 저항 증가는 상기 웨이트를 상기 수정된 1비트의 수치로 변경하는 것을 특징으로 하는 뉴로모픽 시스템
|
| 10 |
10
제8항에 있어서,상기 자발적인 저항 증가는 추가적인 에너지의 소모를 요구하지 않는 것을 특징으로 하는 뉴로모픽 시스템
|
