| 1 |
1
신호 절연기로부터 수신되는 PWM 변조 신호(VMS2)와 미리 결정된 기준 전압 신호(VREF)를 비교하여 제1 PWM 복조 신호(VCMP)를 출력하는 신호 비교기;상기 신호 비교기의 출력 단에 연결되어, 상기 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 PWM 신호의 파형을 복원하기 위한 제2 PWM 복조 신호(VX)를 출력하는 파형 복원부; 및상기 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)의 전압 파형에 따라, 상기 파형 복원부에서 출력되는 제2 PWM 복조 신호(VX)의 전압 상승을 증폭하는 전압상승 증폭부를 포함하는 전력 스위치용 복조 회로
|
| 2 |
2
제1항에 있어서,상기 파형 복원부의 출력 단에 연결되어, 상기 파형 복원부로부터 입력되는 제2 PWM 복조 신호(VX)를 기반으로 원래의 PWM 신호(VOUT)를 생성하는 신호 가공부를 더 포함하는 전력 스위치용 복조 회로
|
| 3 |
3
제1항에 있어서,상기 제1 PWM 복조 신호(VCMP)는, 양의 펄스 신호들이 존재하는 시 구간에 대응하는 하이 레벨 구간과 상기 양의 펄스 신호들이 존재하지 않는 시 구간에 대응하는 로우 레벨 구간을 포함하는 것을 특징으로 하는 전력 스위치용 복조 회로
|
| 4 |
4
제3항에 있어서,상기 제2 PWM 복조 신호(VX)는, 상기 제1 PWM 복조 신호(VCMP)의 하이 레벨 구간에 대응하는 로우 레벨 구간과 상기 제1 PWM 복조 신호(VCMP)의 로우 레벨 구간에 대응하는 하이 레벨 신호 구간을 포함하는 것을 특징으로 하는 전력 스위치용 복조 회로
|
| 5 |
5
제1항에 있어서,상기 파형 복원부는, 상기 신호 비교기의 출력 단에 연결되는 N형 MOSFET 소자와, 상기 N형 MOSFET 소자의 드레인(D) 단에 연결되는 제1 P형 MOSFET 소자와, 상기 제1 P형 MOSFET 소자의 소스(S) 단에 연결되는 제2 P형 MOSFET 소자를 포함하는 것을 특징으로 하는 전력 스위치용 복조 회로
|
| 6 |
6
제1항에 있어서, 상기 전압상승 증폭부는 싸이리스터(Thyristor) 또는 래치(latch)를 사용하여 구현되는 것을 특징으로 하는 전력 스위치용 복조 회로
|
| 7 |
7
제1항에 있어서, 상기 전압상승 증폭부는, 싸이리스터 구조를 갖는 두 개의 MOSFET 소자와 하나의 리셋용 MOSFET 소자를 포함하는 것을 특징으로 하는 전력 스위치용 복조 회로
|
| 8 |
8
제1항에 있어서, 상기 전압상승 증폭부는, 상기 제1 PWM 복조 신호(VCMP)의 전압 파형이 하이 레벨 구간에서 로우 레벨 구간으로 변경되는 경우, 상기 제2 PWM 복조 신호(VX)의 전압 상승을 증폭하여 전압 상승 시간을 단축시키는 것을 특징으로 하는 전력 스위치용 복조 회로
|
| 9 |
9
제2항에 있어서,상기 신호 가공부는 하나 이상의 인버터로 구성되는 것을 특징으로 하는 전력 스위치용 복조 회로
|
| 10 |
10
신호 절연기로부터 수신되는 PWM 변조 신호(VMS2)와 미리 결정된 기준 전압 신호(VREF)를 비교하여 제1 PWM 복조 신호(VCMP)를 출력하는 신호 비교기;상기 신호 비교기의 출력 단에 연결되어, 상기 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 PWM 신호의 파형을 복원하기 위한 제2 PWM 복조 신호(VX1)를 출력하는 제1 파형 복원부;상기 제1 PWM 복조 신호(VCMP)의 전압 파형에 따라, 상기 제2 PWM 복조 신호(VX1)의 전압 상승을 증폭하는 제1 전압상승 증폭부;상기 제1 파형 복원부의 출력 단에 연결되어, 상기 제1 파형 복원부로부터 입력되는 제2 PWM 복조 신호(VX1)를 기반으로 PWM 신호의 파형을 복원하기 위한 제3 PWM 복조 신호(VX2)를 출력하는 제2 파형 복원부; 및상기 제2 PWM 복조 신호(VX1)의 전압 파형에 따라, 상기 제3 PWM 복조 신호(VX2)의 전압 상승을 증폭하는 제2 전압상승 증폭부를 포함하는 전력 스위치용 복조 회로
|
