| 1 |
1
비교기 오프셋 기반 타이밍 스큐 보정을 적용한 타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기로서, 아날로그 입력 전압이 미리 설정된 윈도우 폭 내에 위치하는지 여부를 검출하는 윈도우 검출기;상기 아날로그 입력 전압을 디지털 신호로 변환하는 복수의 서브 채널 SAR(successive-approximation) ADC;외부 클록을 통해 상기 복수의 서브 채널 SAR ADC 및 상기 윈도우 검출기의 샘플링 클록 위상을 생성하는 위상 발생기; 상기 샘플링 클록 위상을 지연시켜 상기 복수의 서브 채널 SAR ADC 및 상기 윈도우 검출기에 대응되는 스위칭 소자를 제어하기 위한 샘플링 클록을 출력하는 VDL(Variable Delay Line);상기 복수의 서브 채널 SAR ADC이 출력하는 디지털 신호를 통해 상기 복수의 서브 채널 SAR ADC 및 상기 윈도우 검출기 내에 포함된 비교기의 오프셋을 보정하는 비교기 오프셋 보정부; 및상기 아날로그 입력 전압이 상기 윈도우 폭 내에 위치하는 경우, 상기 비교기 오프셋 보정부에 의해 결정된 비교기 오프셋을 통해 타이밍 스큐 보정 코드를 생성하여 상기 VDL을 제어하는 타이밍 스큐 보정부를 포함하는 타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기
|
| 2 |
2
제1항에 있어서, 상기 타이밍 스큐 보정부는 상기 타이밍 스큐 보정 코드를 통해 상기 VDL을 제어하여 상기 윈도우 검출기에 대응되는 스위칭 소자를 제어하기 위한 샘플링 클록에 맞춰 상기 복수의 서브 채널 SAR ADC에 대응되는 스위칭 소자의 샘플링 클록을 정렬함으로써 타이밍 스큐 부정합을 보정하는 타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기
|
| 3 |
3
제1항에 있어서, 상기 복수의 서브 채널 SAR ADC 각각은, 메인 CDAC(capacitive-digital-to-analog converter), 레퍼런스 CDAC 및 복수의 DDC(differential-difference comparator)를 포함하고, 상기 복수의 DDC는 샘플링된 입력 차동 전압(input differential voltage)을 상기 레퍼런스 CDAC에서 생성한 복수의 레퍼런스 전압과 비교하여 결정 주기(decision cycle)에서 2비트를 결정하는 타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기
|
| 4 |
4
제3항에 있어서, 상기 윈도우 검출기는, 메인 CDAC(capacitive-digital-to-analog converter), 레퍼런스 CDAC 및 복수의 차동 비교기를 포함하는 타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기
|
| 5 |
5
제4항에 있어서, 상기 비교기 오프셋 보정부는, 상기 복수의 서브 채널 SAR ADC 각각에 포함된 상기 복수의 DDC 및 상기 윈도우 검출기에 포함된 차동 비교기의 오프셋을 순차적으로 보정하는 타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기
|
| 6 |
6
제5항에 있어서, 상기 비교기 오프셋 보정부는, 차동 입력 전압을 공통 모드 전압으로 단락시킨 후 입력되는 신호의 비교 결과를 출력하는 비교기; 상기 비교기의 출력을 입력으로 하여 특정 코드를 출력하는 업다운 카운터; 및상기 특정 코드를 입력으로 하여 비교기 오프셋을 보정하는 오프셋 보정부를 포함하는 타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기
|
| 7 |
7
제4항에 있어서,상기 차동 비교기는 복수의 프리-앰프, 복수의 래치, 복수의 리셋 스위치, 킥백 노이즈 저감을 위한 더미 입력 트랜지스터 및 복수의 오프셋 보정 트랜지스터를 포함하고, 오프셋이 존재하는 경우, 상기 복수의 오프셋 보정 트랜지스터를 턴온하여 보정 전류로 비교 오차를 보정하는 타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기
|
| 8 |
8
제4항에 있어서,상기 윈도우 검출기의 상기 차동 비교기는 상기 메인 CDAC(capacitive-digital-to-analog converter) 및 레퍼런스 CDAC를 포함하는 차동 CDAC의 포지티브 입력 측의 스위치드 커패시터를 VDD에서 GND로 전환하여 샘플링된 입력 차이를 원하지 않는 윈도우 비교기 오프셋(-OS)과 원하는 윈도우 비교기 오프셋(-OSWD)의 합으로 전환하여 출력하는 타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기
|
| 9 |
9
제8항에 있어서,상기 윈도우 검출기의 윈도우 폭은 상기 스위치드 커패시터의 비율에 의해 결정되는 타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기
|
| 10 |
10
제1항에 있어서,상기 타이밍 스큐 보정부는, 평균 절대 편차 기반으로 상기 타이밍 스큐를 보정하는 타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기
|
| 11 |
11
제10항에 있어서,상기 타이밍 스큐 보정부는, 상기 아날로그 입력 전압이 상기 윈도우 폭 내에 위치하는 경우, 상기 복수의 서브 채널 SAR ADC의 디지털 출력의 평균 절대값을 각 주기에 대해 적분하는 디지털 적분기; 및 상기 평균 절대값을 이전 주기와 비교하여 타이밍 스큐가 이전 주기에 비해 감소 또는 증가하는지 판단하여 상기 VDL의 조정 방향을 제어하는 상기 스큐 중재/보정부를 포함하는 타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기
|
| 12 |
12
타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기의 비교기 오프셋 기반 타이밍 스큐 보정 방법으로서, 위상 발생기를 통해 복수의 서브 채널 SAR ADC 및 윈도우 검출기의 샘플링 클록 위상을 생성하는 단계; VDL(Variable Delay Line)을 통해 상기 샘플링 클록 위상을 지연시켜 상기 복수의 서브 채널 SAR ADC 및 상기 윈도우 검출기에 대응되는 스위칭 소자를 제어하기 위한 샘플링 클록을 출력하는 단계;상기 윈도우 검출기를 통해 아날로그 입력 전압이 미리 설정된 윈도우 폭 내에 위치하는지 여부를 검출하는 단계;상기 복수의 서브 채널 SAR(successive-approximation) ADC를 통해 상기 아날로그 입력 전압을 디지털 신호로 변환하는 단계; 상기 복수의 서브 채널 SAR ADC이 출력하는 디지털 신호를 통해 상기 복수의 서브 채널 SAR ADC 및 상기 윈도우 검출기 내에 포함된 비교기의 오프셋을 보정하는 단계; 및상기 아날로그 입력 전압이 상기 윈도우 폭 내에 위치하는 경우, 상기 보정된 비교기의 오프셋을 통해 타이밍 스큐 보정 코드를 생성하여 상기 VDL을 제어하는 단계를 포함하는 타임인터리브드 연속 근사 레지스터 아날로그-디지털 변환기의 비교기 오프셋 기반 타이밍 스큐 보정 방법
|
