| 1 |
1
자기장 통신을 위한 안테나 장치로서,제1 코일;제2 코일;제3 코일;상기 제1 코일의 제1-1 단에 연결되는 제1 커패시터(capacitor);상기 제2 코일의 제2-1 단에 연결되는 제2 커패시터;상기 제3 코일의 제3-1 단에 연결되는 제3 커패시터; 그리고상기 제1 코일의 제1-2 단, 상기 제2 코일의 제2-2 단 및 상기 제3 코일의 제3-2 단에 연결되는 제1 입력단과, 상기 제1 커패시터, 상기 제2 커패시터 및 상기 제3 커패시터에 연결되는 제2 입력단을 포함하는 입력 포트를 포함하며,상기 제1 코일 및 제1 커패시터는 제1 공진기를 구성하고, 상기 제2 코일 및 제2 커패시터는 제2 공진기를 구성하고, 상기 제3 코일 및 제3 커패시터는 제3 공진기를 구성하며, 상기 제1 내지 제3 코일들은 서로 겹치도록 배치되며, 상기 제1 내지 제3 코일들 간의 겹침 정도에 따라 상기 제1 내지 제3 공진기들 간의 격리도가 결정되는, 안테나 장치
|
| 2 |
2
청구항 1에 있어서,상기 제1 내지 제3 코일들 간의 겹침은 병렬 형태인, 안테나 장치
|
| 3 |
3
청구항 1에 있어서,상기 제1 내지 제3 공진기들의 공진 주파수는 서로 다른, 안테나 장치
|
| 4 |
4
청구항 1에 있어서,상기 제1 내지 제3 공진기들 간의 상기 격리도는 상기 제1 내지 제3 코일들의 내경 및 두께에 따라 결정되는, 안테나 장치
|
| 5 |
5
청구항 1에 있어서,상기 제1 내지 제3 공진기들 간의 격리도가 최대이고, 상기 제1 내지 제3 공진기들 간의 겹침 정도가 최대이도록, 상기 제1 내지 제3 공진기들은 배치되는, 안테나 장치
|
| 6 |
6
청구항 1에 있어서,상기 입력 포트의 입력 임피던스(impedance)는 1 내지 5옴(ohm) 중 어느 하나의 값을 갖는, 안테나 장치
|
| 7 |
7
청구항 1에 있어서,상기 제1 내지 제3 코일들은 다층 구조의 PCB(printed circuit board) 또는 적층 구조 중 어느 하나의 구조를 갖는, 안테나 장치
|
| 8 |
8
장치에서 수행되는 안테나 설정 방법으로,제1 내지 제3 코일들 간의 겹침 정도를 조절하는 단계;상기 겹침 정도에 따라 제1 내지 제3 공진기들 간의 격리도 값들을 검출하는 단계;상기 격리도 값들 중 최대 값을 검출하는 단계;상기 최대 값을 갖는 상기 제1 내지 제3 공진기들의 배치에서 반사계수 값이 제1 값으로 상승하는지 확인하는 단계; 및상기 반사계수 값이 상기 제1 값으로 상승하지 않는 경우, 상기 최대 값을 갖는 상기 제1 내지 제3 공진기들을 배치하는 단계를 포함하는, 안테나 설정 방법
|
| 9 |
9
청구항 8에 있어서,상기 제1 값은 10dB(decibel)인, 안테나 설정 방법
|
| 10 |
10
청구항 8에 있어서,상기 제1 내지 제3 코일들 간의 겹침은 병렬 형태인, 안테나 설정 방법
|
| 11 |
11
청구항 8에 있어서,상기 제1 내지 제3 공진기들의 공진 주파수는 서로 다른, 안테나 설정 방법
|
| 12 |
12
청구항 8에 있어서,상기 제1 내지 제3 공진기들 간의 상기 격리도 값들은 상기 제1 내지 제3 코일들의 내경 및 두께에 따라 결정되는, 안테나 설정 방법
|
| 13 |
13
청구항 8에 있어서,상기 제1 내지 제3 코일들은 다층 구조의 PCB(printed circuit board) 또는 적층 구조 중 어느 하나의 구조를 갖는, 안테나 설정 방법
|
