| 1 |
1
뉴럴 네트워크 연산을 위한 데이터 및 상기 데이터가 저장되는 메모리에 대한 정보를 수신하는 수신기; 및상기 정보에 기초하여 상기 데이터를 저장하기 위한 상기 메모리의 인터리빙(interleaving) 단위를 결정하고,상기 인터리빙 단위에 기초하여 상기 메모리에 대한 접근 간격(access interval)을 결정하고,상기 인터리빙 단위 및 상기 접근 간격에 기초하여 메모리에 저장된 상기 뉴럴 네트워크 연산을 수행하기 위한 상기 데이터의 상기 메모리 상의 주소를 결정하고,상기 주소에 기초하여 상기 뉴럴 네트워크 연산을 수행하는 프로세서를 포함하는 뉴럴 네트워크 연산 가속 장치
|
| 2 |
2
제1항에 있어서,상기 프로세서는,상기 메모리에 접근하는 DMA 컨트롤러의 미해결 트랜잭션(outstanding transaction)에 기초하여 상기 인터리빙 단위를 결정하는뉴럴 네트워크 연산 가속 장치
|
| 3 |
3
제1항에 있어서,상기 프로세서는,상기 메모리의 채널(channel), 랭크(rank) 또는 뱅크(bank) 단위로 상기 인터리빙 단위를 결정하는 뉴럴 네트워크 연산 가속 장치
|
| 4 |
4
제1항에 있어서,상기 프로세서는,상기 메모리에 접근하는 DMA(Direct Memory Access) 컨트롤러의 개수 및 상기 인터리빙 단위에 기초하여 상기 접근 간격을 결정하는 뉴럴 네트워크 연산 가속 장치
|
| 5 |
5
제4항에 있어서,상기 프로세서는,상기 DMA 컨트롤러 중에서 활성화된 DMA 컨트롤러의 개수에 기초하여 상기 접근 간격을 결정하는뉴럴 네트워크 연산 가속 장치
|
| 6 |
6
제4항에 있어서,상기 프로세서는,상기 인터리빙 단위에 기초하여 상기 데이터를 상기 메모리에 할당하고,할당된 메모리에 대한 상기 DMA 컨트롤러의 접근 여부에 기초하여 상기 접근 간격을 결정하는뉴럴 네트워크 연산 가속 장치
|
| 7 |
7
제1항에 있어서,상기 프로세서는,상기 인터리빙 단위에 기초하여 분할된 메모리 공간의 인터리빙 오프셋을 결정하고,상기 메모리 공간 내에서의 상기 데이터의 데이터 오프셋을 결정하는뉴럴 네트워크 연산 가속 장치
|
| 8 |
8
제1항에 있어서,상기 데이터는,상기 뉴럴 네트워크 연산의 입력 데이터, 상기 뉴럴 네트워크의 가중치 및 상기 뉴럴 네트워크 연산의 출력 데이터를 포함하는뉴럴 네트워크 연산 가속 장치
|
| 9 |
9
제1항에 있어서,상기 접근 간격 내에서 적어도 두 종류의 메모리 접근이 발생되는뉴럴 네트워크 연산 가속 장치
|
| 10 |
10
뉴럴 네트워크 연산을 위한 데이터 및 상기 데이터가 저장되는 메모리에 대한 정보를 수신하는 단계;상기 정보에 기초하여 상기 데이터를 저장하기 위한 상기 메모리의 인터리빙(interleaving) 단위를 결정하는 단계;상기 인터리빙 단위에 기초하여 상기 메모리에 대한 접근 간격(access interval)을 결정하는 단계;상기 인터리빙 단위 및 상기 접근 간격에 기초하여 메모리에 저장된 상기 뉴럴 네트워크 연산을 수행하기 위한 상기 데이터의 상기 메모리 상의 주소를 결정하는 단계; 및상기 주소에 기초하여 상기 뉴럴 네트워크 연산을 수행하는 단계를 포함하는 뉴럴 네트워크 연산 가속 방법
|
| 11 |
11
제10항에 있어서,상기 인터리빙 단위를 결정하는 단계는,상기 메모리에 접근하는 DMA 컨트롤러의 미해결 트랜잭션(outstanding transaction)에 기초하여 상기 인터리빙 단위를 결정하는 단계를 포함하는 뉴럴 네트워크 연산 가속 방법
|
| 12 |
12
제10항에 있어서,상기 인터리빙 단위를 결정하는 단계는,상기 메모리의 채널(channel), 랭크(rank) 또는 뱅크(bank) 단위로 상기 인터리빙 단위를 결정하는 단계를 포함하는 뉴럴 네트워크 연산 가속 방법
|
| 13 |
13
제10항에 있어서,상기 접근 간격을 결정하는 단계는,상기 메모리에 접근하는 DMA 컨트롤러의 개수 및 상기 인터리빙 단위에 기초하여 상기 접근 간격을 결정하는 단계를 포함하는 뉴럴 네트워크 연산 가속 방법
|
| 14 |
14
제10항에 있어서,상기 주소를 결정하는 단계는,상기 인터리빙 단위에 기초하여 분할된 메모리 공간의 인터리빙 오프셋을 결정하는 단계; 및상기 메모리 공간 내에서의 상기 데이터의 데이터 오프셋을 결정하는 단계를 포함하는 뉴럴 네트워크 연산 가속 방법
|
| 15 |
15
하드웨어와 결합되어 제10항 내지 제14항 중 어느 하나의 항의 방법을 실행시키기 위하여 매체에 저장된 컴퓨터 프로그램
|
