| 1 |
1
인공 전계 유도체를 포함하는 제1 전극;상기 제1 전극 상에 위치하는 패시베이션(passivation)층;상기 패시베이션층 상에 위치하는 액티브(active) 층; 및상기 액티브층 상에 위치하는 제2 전극을 포함하고,상기 패시베이션층은 상기 인공 전계 유도체의 적어도 일부를 노출하는 것을 특징으로 하는 저항 메모리 소자
|
| 2 |
2
제1항에 있어서, 상기 패시베이션층에 의해 상기 액티브층으로 노출되는 상기 인공 전계 유도체의 높이는 10 nm 이하인 것을 특징으로 하는 저항 메모리 소자
|
| 3 |
3
제1항에 있어서,상기 패시베이션층의 상면 및 상기 인공 전계 유도체의 말단의 높이 차이가 10 nm 이하인 것을 특징으로 하는 저항 메모리 소자
|
| 4 |
4
제1항에 있어서,상기 패시베이션층의 상면 및 상기 인공 전계 유도체의 말단의 높이가 동일한 것을 특징으로 하는 저항 메모리 소자
|
| 5 |
5
제4항에 있어서,상기 인공 전계 유도체의 말단이 평평(flat)한 것을 특징으로 하는 저항 메모리 소자
|
| 6 |
6
제1항에 있어서,상기 패시베이션층은 유기물 및 무기물로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 저항 메모리 소자
|
| 7 |
7
기판 상에 e-beam 레지스트를 도포하는 단계;상기 e-beam 레지스트를 e-beam 리소그라피(lithography) 공정으로 패터닝하여 미세 구조를 형성하는 단계;상기 미세 구조 상에 금속을 증착하여 인공 전계 유도체가 형성된 제1 전극을 형성하는 단계;상기 제1 전극 상에 패시베이션을 형성하는 단계;상기 패시베이션을 화학 기계적 평탄화 공정(Chemical-Mechanical Planarization, CMP)으로 식각하는 단계;상기 패시베이션 상에 액티브층을 형성하는 단계; 및상기 액티브층 상에 금속을 증착하여 제2 전극을 형성하는 단계를 포함하는 저항 메모리 소자의 제조 방법
|
| 8 |
8
제7항에 있어서, 상기 미세 구조를 형성하는 단계에서는,e-beam의 조사량(dose)을 조절하여 상기 미세 구조를 형성하는 것을 특징으로 하는 저항 메모리 소자의 제조 방법
|
| 9 |
9
제7항에 있어서,상기 식각하는 단계에서는, 상기 인공 전계 유도체가 10 nm 이하의 높이로 노출되도록 패시베이션을 식각하는 것을 특징으로 하는 저항 메모리 소자의 제조 방법
|
| 10 |
10
제7항에 있어서,상기 식각하는 단계에서는,상기 패시베이션만 선택적으로 식각하는 것을 특징으로 하는 저항 메모리 소자의 제조 방법
|
| 11 |
11
제7항에 있어서,상기 식각하는 단계에서는,상기 패시베이션 및 상기 인공 전계 유도체를 함께 식각하는 것을 특징으로 하는 저항 메모리 소자의 제조 방법
|
| 12 |
12
제7항에 있어서,상기 식각하는 단계에서는,상기 패시베이션 및 상기 인공 전계 유도체를 함께 식각하되,식각 속도가 다른 것을 특징으로 하는 저항 메모리 소자의 제조 방법
|
