| 1 |
1
비트 단위로 표현된 부동소수점 연산 결과를 수신하고, 상기 부동소수점 연산 결과에서 하위 N 비트에 대해 근사 연산을 수행하는 근사 연산부;상기 근사 연산 결과의 해시값을 생성하는 해시 생성부;상기 근사 연산 결과의 해시값 및 상기 근사 연산 결과를 저장하는 물리 주소가 저장되는 해시 버퍼; 및상기 해시 생성부로부터 수신된 제1 해시값과 상기 해시 버퍼에 저장된 해시값의 일치 여부에 기초하여 선택 신호를 출력하는 해시 탐색부를 포함하고,상기 N은 0 이상의 정수인 것을 특징으로 하는 그래픽 프로세싱 유닛
|
| 2 |
2
제1항에 있어서,상기 근사 연산부는,상기 부동소수점 연산 결과에서 상기 하위 N 비트에 대해 버림(Round Off) 연산을 수행하는 것을 특징으로 하는 그래픽 프로세싱 유닛
|
| 3 |
3
제1항에 있어서,상기 N은 상기 부동소수점 연산 결과에 기초하여 설정되는 것을 특징으로 하는 그래픽 프로세싱 유닛
|
| 4 |
4
제3항에 있어서,상기 N은 상기 부동소수점 연산 결과의 지수 값과 반비례하도록 설정되는 것을 특징으로 하는 그래픽 프로세싱 유닛
|
| 5 |
5
제1항에 있어서,상기 그래픽 프로세싱 유닛은 제1 멀티 플렉서를 더 포함하고,상기 해시 탐색부는,상기 제1 해시값이 상기 해시 버퍼에 저장된 해시값과 일치하는 경우 상기 제1 멀티 플렉서로 하이 레벨의 선택 신호를 인가하고, 상기 제1 해시값이 상기 해시 버퍼에 저장된 해시값과 일치하지 않는 경우 상기 제1 멀티 플렉서로 로우 레벨의 선택 신호를 인가하는 것을 특징으로 하는 그래픽 프로세싱 유닛
|
| 6 |
6
제5항에 있어서,상기 그래픽 프로세싱 유닛은 물리 주소를 할당하는 레지스터 할당부를 더 포함하고,상기 제1 멀티 플렉서는,상기 하이 레벨의 선택 신호에 응답하여 상기 해시 버퍼로부터 상기 제1 해시값에 대응하는 물리 주소를 출력하고, 상기 로우 레벨의 선택 신호에 응답하여 상기 레지스터 할당부로부터 할당된 물리 주소를 출력하는 것을 특징으로 하는 그래픽 프로세싱 유닛
|
| 7 |
7
제1항에 있어서,상기 부동소수점 연산 결과는 1024비트이고,상기 해시값은 32비트인 것을 특징으로 하는 그래픽 프로세싱 유닛
|
| 8 |
8
부동소수점 연산 결과를 수신하는 단계;상기 부동소수점 연산 결과에 기초하여 N을 설정하는 단계; 상기 부동소수점 연산 결과에서 하위 N 비트에 대해 근사 연산을 수행하는 단계;상기 근사 연산 결과의 해시값을 생성하는 단계;상기 근사 연산 결과의 해시값 및 상기 근사 연산 결과를 저장하는 물리 주소가 저장되는 단계;제1 해시값과 상기 근사 연산 결과의 해시값과의 일치 여부에 기초하여 물리 주소를 출력하는 단계를 포함하고,상기 N은 0 이상의 정수인 것을 특징으로 하는 그래픽 프로세싱 유닛의 동작 방법
|
| 9 |
9
제8항에 있어서,상기 N을 설정하는 단계는,상기 N이 상기 부동소수점 연산 결과의 지수 값과 반비례하도록 설정되는 것을 특징으로 하는 그래픽 프로세싱 유닛의 동작 방법
|
| 10 |
10
제8항에 있어서,상기 물리 주소를 출력하는 단계는,상기 제1 해시값이 상기 해시 버퍼에 저장된 해시값과 일치하는 경우, 상기 해시 버퍼로부터 상기 제1 해시값에 대응하는 물리 주소를 출력하고, 상기 제1 해시값이 상기 해시 버퍼에 저장된 해시값과 일치하지 않는 경우, 새로 할당된 물리 주소를 출력하는 것을 특징으로 하는 그래픽 프로세싱 유닛의 동작 방법
|
