| 1 |
1
제1 전가산기(full adder);제2 전가산기;제1 반가산기(half adder);상기 제1 전가산기의 합(sum) 출력 신호, 상기 제2 전가산기의 합 출력 신호, 및 상기 제1 반가산기의 합 출력 신호를 수신하는 제3 전가산기;상기 제1 전가산기의 캐리(carry) 출력 신호, 상기 제2 전가산기의 캐리 출력 신호, 및 상기 제1 반가산기의 캐리 출력 신호를 수신하는 제4 전가산기;상기 제3 전가산기의 캐리 출력 신호 및 상기 제4 전가산기의 합 출력 신호를 수신하는 제2 반가산기; 및상기 제2 반가산기의 캐리 출력 신호 및 상기 제4 전가산기의 캐리 출력 신호를 수신하는 제3 반가산기를 포함하고,상기 제3 전가산기, 상기 제2 반가산기, 및 상기 제3 반가산기는, 상기 제1 전가산기, 상기 제2 전가산기, 및 상기 제1 반가산기에 인가된 입력 신호들에 의해 지시되는 논리 값들의 합에 대응하는 전압 신호들을 출력하는,회로
|
| 2 |
2
제1항에 있어서,상기 제1 전가산기, 상기 제2 전가산기, 상기 제3 전가산기, 및 상기 제4 전가산기는, 삼진 전가산기(ternary full adder, TFA)이고,상기 제1 반가산기, 상기 제2 반가산기 및 상기 제3 반가산기는, 삼진 반가산기(ternary half adder, THA)인,회로
|
| 3 |
3
제1항에 있어서,상기 제1 전가산기, 상기 제2 전가산기, 상기 제3 전가산기, 및 상기 제4 전가산기는, 이진 전가산기(binary full adder, BFA)이고,상기 제1 반가산기, 상기 제2 반가산기 및 상기 제3 반가산기는, 이진 반가산기(binary half adder, BHA)이며,상기 회로는,양-삼진 인버터(positive ternary inverter, PTI); 및상기 제1 전가산기, 상기 제2 전가산기, 및 상기 제1 반가산기 중 하나와 상기 양-삼진 인버터 사이에 연결되는 이진 인버터(binary inverter)를 더 포함하는 회로
|
| 4 |
4
제3항에 있어서,음-삼진 인버터(negative ternary inverter, NTI);제5 이진 전가산기;제6 이진 전가산기;제4 이진 반가산기;상기 제5 이진 전가산기의 합 출력 신호, 상기 제6 이진 전가산기의 합 출력 신호, 및 상기 제4 이진 반가산기의 합 출력 신호를 수신하는 제7 이진 전가산기;상기 제5 이진 전가산기의 캐리(carry) 출력 신호, 상기 제6 이진 전가산기의 캐리 출력 신호, 및 상기 제4 이진 반가산기의 캐리 출력 신호를 수신하는 제8 이진 전가산기;상기 제7 이진 전가산기의 캐리 출력 신호, 및 상기 제8 이진 전가산기의 합 출력 신호를 수신하는 제5 이진 반가산기; 및상기 제5 이진 반가산기의 캐리 출력 신호, 및 상기 제8 이진 전가산기의 캐리 출력 신호를 수신하는 제6 이진 반가산기를 더 포함하는 회로
|
| 5 |
5
제4항에 있어서,상기 제3 전가산기의 합 출력 신호, 상기 제7 이진 전가산기의 합 출력 신호에 대한 반전 신호, 및 드레인 전압을 수신하는 제9 이진 전가산기;상기 제2 반가산기의 합 출력 신호, 상기 제5 이진 반가산기의 합 출력 신호에 대한 반전 신호, 및 상기 제9 이진 전가산기의 캐리 출력 신호를 수신하는 제10 이진 전가산기;상기 제3 반가산기의 합 출력 신호, 상기 제6 이진 반가산기의 합 출력 신호에 대한 반전 신호, 및 상기 제10 이진 전가산기의 캐리 출력 신호를 수신하는 제11 이진 전가산기; 및상기 제3 반가산기의 캐리 출력 신호, 상기 제6 이진 반가산기의 캐리 출력 신호에 대한 반전 신호, 및 상기 제11 이진 전가산기의 캐리 출력 신호를 수신하는 제12 이진 전가산기를 더 포함하는 회로
|
| 6 |
6
제5항에 있어서,상기 제12 이진 전가산기의 합 출력 신호를 수신하는 C0 게이트;복수의 입력 신호들을 수신하는 PNMIN 게이트; 및선택 신호로서 수신된 상기 PNMIN 게이트의 출력 신호에 기초하여, 입력 신호로서 수신된 상기 C0 게이트의 출력 신호 및 드레인 전압 중 하나를 선택하여 출력하는 멀티플렉서(multiplexer)를 더 포함하는 회로
|
| 7 |
7
제6항에 있어서,상기 C0 게이트는,하프 드레인 전압 및 드레인 전압 중 하나를 수신하는 경우, 접지 전압을 출력하고,접지 전압을 수신하는 경우, 하프 드레인 전압을 출력하는,회로
|
| 8 |
8
제6항에 있어서,상기 PNMIN 게이트는,상기 PNMIN 게이트에 인가된 복수의 입력 전압들 중 최소 전압이 접지 전압 또는 하프 드레인 전압인 경우, 드레인 전압을 출력하고,상기 인가된 입력 전압들 중 최소 전압이 드레인 전압인 경우, 접지 전압을 출력하는,회로
|
| 9 |
9
제1 전가산기;제2 전가산기;제1 반가산기;상기 제1 전가산기의 합(sum) 출력 신호, 상기 제2 전가산기의 합 출력 신호, 및 상기 제1 반가산기의 합 출력 신호를 수신하는 제3 전가산기;상기 제1 전가산기의 캐리(carry) 출력 신호, 상기 제2 전가산기의 캐리 출력 신호, 및 상기 제1 반가산기의 캐리 출력 신호를 수신하는 제4 전가산기;상기 제3 전가산기의 캐리 출력 신호 및 상기 제4 전가산기의 합 출력 신호를 수신하는 제2 반가산기; 및상기 제2 반가산기의 캐리 출력 신호 및 상기 제4 전가산기의 캐리 출력 신호를 수신하는 삼진 합 게이트를 포함하고,상기 제3 전가산기, 상기 제2 반가산기, 및 상기 삼진 합 게이트는, 상기 제1 전가산기, 상기 제2 전가산기, 및 상기 제1 반가산기에 인가된 입력 신호들에 의해 지시되는 논리 값들의 합에 대응하는 전압 신호들을 출력하는,회로
|
| 10 |
10
제9항에 있어서,상기 제1 전가산기, 상기 제2 전가산기, 상기 제3 전가산기, 및 상기 제4 전가산기는, 삼진 전가산기(ternary full adder, TFA)이고,상기 제1 반가산기, 및 상기 제2 반가산기는, 삼진 반가산기(ternary half adder, THA)인,회로
|
