| 1 |
1
다수의 검증용 칩이 MxN으로 배열된 마이크로 엘이디 검증용 기판으로서,상기 마이크로 엘이디 검증용 기판의 크기는 검증 대상 웨이퍼의 보잉 높이에 대응하는 크기를 가진 것을 특징으로 하는 마이크로 엘이디 검증용 기판
|
| 2 |
2
청구항 1에 있어서,상기 마이크로 엘이디 검증용 기판의 크기는 검증 대상 웨이퍼의 보잉 높이에 반비례하는 크기를 가진 것을 특징으로 하는 마이크로 엘이디 검증용 기판
|
| 3 |
3
청구항 2에 있어서,상기 마이크로 엘이디 검증용 기판은 사각형의 형상을 가진 것을 특징으로 하는 마이크로 엘이디 검증용 기판
|
| 4 |
4
청구항 3에 있어서,상기 마이크로 엘이디 검증용 기판은 정사각형의 형상을 가진 것을 특징으로 하는 마이크로 엘이디 검증용 기판
|
| 5 |
5
청구항 3에 있어서,상기 마이크로 엘이디 검증용 기판의 한 변의 길이(Lp)는 아래 수식에 따라 산출된 값 이하인 것을 특징으로 하는 마이크로 엘이디 검증용 기판
|
| 6 |
6
청구항 1에 있어서,각각의 검증용 칩은,하부 기판 상부에 증착된 제1 컨텍트;상기 제1 컨텍트 상부에 증착된 제1 패시배이션층;상기 제1 패시배이션층 상부에 증착된 제2 컨텍트;상기 제2 컨텍트 상부에 증착된 제2 패시배이션층;상기 제1 컨텍트와 전기적으로 연결되며, 상기 제2 패시배이션층의 상부표면보다 위로 융기된 제1 범프; 및 상기 제2 컨텍트와 전기적으로 연결되며, 상기 제2 패시배이션층의 상부표면보다 위로 융기된 제2 범프;를 포함하는 마이크로 엘이디 검증용 기판
|
| 7 |
7
청구항 6에 있어서,상기 다수의 검증용 칩 중 횡방향으로 배열된 칩들의 제1 컨텍트는 서로 전기적으로 연결되고,상기 다수의 검증용 칩 중 종방향으로 배열된 칩들의 제2 컨텍트는 서로 전기적으로 연결된, 마이크로 엘이디 검증용 기판
|
| 8 |
8
청구항 7에 있어서,상기 횡방향으로 배열된 칩들의 제1 컨텍트는 상기 마이크로 엘이디 검증용 기판의 일단 영역에서 노출되어 적어도 하나 이상의 제1 외부 단자를 형성하고,상기 종방향으로 배열된 칩들의 제2 컨텍트는 상기 마이크로 엘이디 검증용 기판의 일단 영역에서 노출되어 적어도 하나 이상의 제2 외부 단자를 형성하는, 마이크로 엘이디 검증용 기판
|
| 9 |
9
다수의 검증용 칩이 구비된 마이크로 엘이디 검증용 기판을 제작하는 방법으로서,(a) 하부 기판 상부에 제1 컨텍트를 증착시키는 단계;(b) 상기 제1 컨텍트 상부에 제1 패시배이션층을 증착시키는 단계;(c) 상기 제1 패시배이션층 상부에 제1 모양을 가진 제1 포토레지스트를 놓는 단계;(d) 상기 제1 포토레지스트의 상부 및 상기 제1 포토레지스트에 의해 가려지지 않은 제1 패시배이션층 상부에 제2 컨텍트를 증착시키는 단계;(e) 제1 포토레지스트를 제거한 후 상기 제2 컨텍트 상부에 제2 패시배이션층을 증착시키는 단계;(f) 상기 제2 패시배이션층 상부에 제2 모양을 가진 제2 포토레지스트를 놓는 단계;(g) 상기 제2 포토레지스트에 의해 노출된 영역에서 상기 제1 컨텍트가 외부로 노출될 때까지 식각하는 단계;(h) 상기 제2 포토레지스트를 제거한 후 제3 모양을 가진 제3 포토레지스트를 놓는 단계;(i) 상기 제3 포토레지스트에 의해 노출된 영역에서 상기 제2 컨텍트가 외부로 노출될 때까지 식각하는 단계;(j) 상기 외부에 노출된 제1 컨텍트와 제2 컨텍트에 각각 제1 범프와 제2 범프를 전기적으로 연결하는 단계; 및 (k) 검증 대상 웨이퍼의 보잉 높이에 반비례하는 크기로 절단하는 단계;를 포함하는 마이크로 엘이디 검증용 기판 제작 방법
|
| 10 |
10
보잉 현상이 발생한 검증 대상 웨이퍼에 형성된 다수의 마이크로 엘이디 칩을 검증 대상 웨이퍼의 보잉 높이에 반비례하는 크기를 가지며 다수의 검증용 칩이 구비된 마이크로 엘이디 검증 기판을 이용하여 검증하는 방법으로서,(a) 마이크로 엘이디 검증 기판의 상부와 복수의 마이크로 엘이디 칩을 포함하는 마이크로 엘이디 기판의 상부를 웨이퍼 본딩하는 단계;(b) 상기 마이크로 엘이디 기판의 최하부 기판을 제거하는 단계;(c) 상기 마이크로 엘이디 검증용 기판의 제1 컨택트와 제2 컨택트에 전력을 인가하는 단계; 및(d) 상기 복수의 마이크로 엘이디 칩 중 발광하지 않는 엘이디 칩(이하 '데드 칩')을 제거하는 단계;를 포함하는 마이크로 엘이디 검증 방법
|
