| 1 |
1
극 부호의 부호화를 위한 방법에 있어서, 극 부호를 구성하는 비트들의 인덱스 집합에 기초하여 각 비트의 상태를 지시하는 상태 지시 정보를 획득하는 단계;상기 상태 지시 정보에 따라 결정된 취약 비트의 수 및 패리티 비트로 이용하고자 하는 비트 수에 기초하여, 상기 극 부호의 pc-체인 내부 및 상기 극 부호의 pc-체인 간의 연결 관계에 따라 기 설정된 패리티 후보 위치에 대응되는 취약 비트 또는 차취약 비트를 패리티 비트로 식별하는 단계; 상기 극 부호의 pc-체인 내부 및 상기 극 부호의 pc-체인 간의 연결 관계에 따라 식별된 패리티 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수에 대응됨에 따라, 상기 취약 비트 또는 상기 차취약 비트의 상기 패리티 비트로의 식별을 종료하는 단계; 및 상기 식별된 패리티 비트를 포함하는 극 부호를 획득하는 단계를 포함하는, 방법
|
| 2 |
2
제1항에 있어서, 상기 취약 비트 또는 상기 차취약 비트를 상기 패리티 비트로 식별하는 단계는, 상기 상태 지시 정보를 기초로, 상기 인덱스 집합에서 PC(parity check) 체인 별로 연속된 0이 아닌 엘리먼트의 셋들을 각각의 서브 블록으로 결정하는 단계; 및 상기 상태 지시 정보에 따라 결정된 취약 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수 보다 많은 것으로 식별됨에 따라, 상기 결정된 각각의 서브 블록 중 PC 체인 별로 가장 뒤의 서브 블록에 취약 비트가 포함되는 경우, 상기 취약 비트가 포함된 가장 뒤의 서브 블록에서 마지막에 위치한 비트를 식별하는 단계를 포함하고, 상기 식별된 비트는 상기 패리티 비트로 업데이트 되는, 방법
|
| 3 |
3
제2항에 있어서, 상기 취약 비트 또는 상기 차취약 비트를 상기 패리티 비트로 식별하는 단계는,상기 업데이트 이후에, 상기 각각의 서브 블록에 대하여 식별된 패리티 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수에 도달하지 않음에 따라, 상기 각각의 서브 블록 중 취약 비트의 수가 3개 이상인 서브 블록에 포함된 취약 비트 중 맞닿은 비트가 취약 비트인 취약 비트를 타입 A 유형에 따른 패리티 비트로 식별하는 단계를 포함하는, 방법
|
| 4 |
4
제 3항에 있어서, 상기 취약 비트 또는 상기 차취약 비트를 상기 패리티 비트로 식별하는 단계는,상기 타입 A 유형에 따른 패리티 비트의 식별 후에 업데이트 된 패리티 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수에 도달하지 않음에 따라, 상기 각각의 서브 블록 중 가장 자리의 취약 비트와 맞닿은 비트가 취약 비트인 경우, 상기 가장 자리의 취약 비트를 타입 B 유형에 따른 패리티 비트로 식별하는 단계를 포함하는, 방법
|
| 5 |
5
제 4항에 있어서, 상기 취약 비트 또는 상기 차취약 비트를 상기 패리티 비트로 식별하는 단계는,상기 타입 B 유형에 따른 패리티 비트의 식별 후에 업데이트 된 패리티 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수에 도달하지 않음에 따라, 상기 각각의 서브 블록 중 복수의 취약 비트를 포함하는 서브 블록에 대하여 서브 블록 내 취약 비트의 수, 서브 블록의 길이, 취약 비트의 신뢰도에 기초하여 결정된 우선 순위에 따라 선택된 취약 비트를 타입 C 유형에 따른 패리티 비트로 식별하는 단계를 포함하는, 방법
|
| 6 |
6
제 5항에 있어서, 상기 취약 비트 또는 상기 차취약 비트를 상기 패리티 비트로 식별하는 단계는,상기 타입 C 유형에 따른 패리티 비트의 식별 후에 업데이트 된 패리티 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수에 도달하지 않음에 따라, 상기 각각의 서브 블록 중 패리티 비트가 식별되지 않은 적어도 하나의 서브 블록에 포함된 취약 비트를 식별하는 단계를 포함하고, 상기 각각의 서브 블록 중 패리티 비트가 식별되지 않은 적어도 하나의 서브 블록에 포함된 취약 비트는 상기 패리티 비트로 업데이트 되는, 방법
|
| 7 |
7
제 6항에 있어서, 상기 취약 비트 또는 상기 차취약 비트를 상기 패리티 비트로 식별하는 단계는,상기 업데이트 이후에, 상기 각각의 서브 블록에 대하여 식별된 패리티 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수에 도달하지 않음에 따라, 상기 각각의 서브 블록에 포함된 비트 중 인덱스 i인 비트와 인덱스 i+1인 비트가 모두 취약 비트인 경우 상기 인덱스 i인 비트를 상기 패리티 비트로 식별하는 단계를 포함하는, 방법
|
| 8 |
8
제1항에 있어서, 상기 취약 비트 또는 상기 차취약 비트를 상기 패리티 비트로 식별하는 단계는, 상기 상태 지시 정보를 기초로, 상기 인덱스 집합에서 PC(parity check) 체인 별로 연속된 0이 아닌 엘리먼트의 셋들을 각각의 서브 블록으로 결정하는 단계; 상기 상태 지시 정보에 따라 결정된 취약 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수 보다 적은 것으로 식별됨에 따라, 상기 결정된 취약 비트를 모두 상기 패리티 비트로 식별하는 단계; 및 상기 극 부호의 pc-체인 내부 및 상기 극 부호의 pc-체인 간의 연결 관계에 따라 기 설정된 패리티 후보 위치에 대응되는 차취약 비트를 상기 패리티 비트로 식별하는 단계를 포함하는, 방법
|
| 9 |
9
제8항에 있어서, 상기 차취약 비트를 상기 패리티 비트로 식별하는 단계는,적어도 하나의 차취약 비트 중 상기 각 서브 블록에서 첫번째에 위치한 차취약 비트를 제외한 차취약 비트를 식별하는 단계;상기 식별된 차취약 비트가 복수개인 경우, 식별된 복수개의 차취약 비트들 중 상기 서브 블록 내에서의 위치를 기초로 결정되는 밸런싱 파라미터 값이 가장 작은 차취약 비트를 패리티 비트로 업데이트하는 단계; 및업데이트 된 패리티 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수에 도달하지 않음에 따라, 상기 식별된 차취약 비트 중 패리티 비트로 업데이트 되지 않은 차취약 비트의 적어도 일부를 상기 각각의 서브 블록 내의 차취약 비트의 수 및 차취약 비트의 신뢰도를 기초로 결정된 우선 순위에 따라 상기 패리티 비트로 식별하는 단계를 포함하는, 방법
|
| 10 |
10
극 부호의 복호화를 위한 방법에 있어서, 극 부호에서 상기 극 부호의 pc-체인 내부 및 상기 극 부호의 pc-체인 간의 연결 관계에 따라 식별된 패리티 비트의 인덱스에 관한 정보 및 상기 극 부호를 획득하는 단계; 및 상기 패리티 비트의 인덱스에 관한 정보를 기초로 상기 획득된 극 부호를 복호화하는 단계를 포함하고, 상기 패리티 비트는, 상태 지시 정보에 따라 결정된 취약 비트의 수 및 패리티 비트로 이용하고자 하는 비트 수에 기초하여, 극 부호의 pc-체인 내부 및 상기 극 부호의 pc-체인 간의 연결 관계에 따라 기 설정된 패리티 후보 위치에 대응되는 취약 비트 또는 차취약 비트를 포함하고, 상기 상태 지시 정보는, 상기 극 부호를 구성하는 비트들의 인덱스 집합에 기초하여 각 비트의 상태를 지시하는 정보인, 방법
|
| 11 |
11
극 부호의 부호화를 위한 장치에 있어서, 송수신부; 및적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는,극 부호를 구성하는 비트들의 인덱스 집합에 기초하여 각 비트의 상태를 지시하는 상태 지시 정보를 획득하고, 상기 상태 지시 정보에 따라 결정된 취약 비트의 수 및 패리티 비트로 이용하고자 하는 비트 수에 기초하여, 상기 극 부호의 pc-체인 내부 및 상기 극 부호의 pc-체인 간의 연결 관계에 따라 기 설정된 패리티 후보 위치에 대응되는 취약 비트 또는 차취약 비트를 패리티 비트로 식별하며, 상기 극 부호의 pc-체인 내부 및 상기 극 부호의 pc-체인 간의 연결 관계에 따라 식별된 패리티 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수에 대응됨에 따라, 상기 취약 비트 또는 상기 차취약 비트의 상기 패리티 비트로의 식별을 종료하고, 상기 식별된 패리티 비트를 포함하는 극 부호를 획득하는, 장치
|
| 12 |
12
제11항에 있어서, 상기 적어도 하나의 프로세서는,상기 상태 지시 정보를 기초로, 상기 인덱스 집합에서 PC(parity check) 체인 별로 연속된 0이 아닌 엘리먼트의 셋들을 각각의 서브 블록으로 결정하고, 상기 상태 지시 정보에 따라 결정된 취약 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수 보다 많은 것으로 식별됨에 따라, 상기 결정된 각각의 서브 블록 중 PC 체인 별로 가장 뒤의 서브 블록에 취약 비트가 포함되는 경우, 상기 취약 비트가 포함된 가장 뒤의 서브 블록에서 마지막에 위치한 비트를 식별하며,상기 식별된 비트는 상기 패리티 비트로 업데이트 되는, 장치
|
| 13 |
13
제12항에 있어서, 상기 적어도 하나의 프로세서는,상기 업데이트 이후에, 상기 각각의 서브 블록에 대하여 식별된 패리티 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수에 도달하지 않음에 따라, 상기 각각의 서브 블록 중 취약 비트의 수가 3개 이상인 서브 블록에 포함된 취약 비트 중 맞닿은 비트가 취약 비트인 취약 비트를 타입 A 유형에 따른 패리티 비트로 식별하는, 장치
|
| 14 |
14
제 13항에 있어서, 상기 적어도 하나의 프로세서는, 상기 타입 A 유형에 따른 패리티 비트의 식별 후에 업데이트 된 패리티 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수에 도달하지 않음에 따라, 상기 각각의 서브 블록 중 가장 자리의 취약 비트와 맞닿은 비트가 취약 비트인 경우, 상기 가장 자리의 취약 비트를 타입 B 유형에 따른 패리티 비트로 식별하는, 장치
|
| 15 |
15
제 14항에 있어서, 상기 적어도 하나의 프로세서는,상기 타입 B 유형에 따른 패리티 비트의 식별 후에 업데이트 된 패리티 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수에 도달하지 않음에 따라, 상기 각각의 서브 블록 중 복수의 취약 비트를 포함하는 서브 블록에 대하여 서브 블록 내 취약 비트의 수, 서브 블록의 길이, 취약 비트의 신뢰도에 기초하여 결정된 우선 순위에 따라 선택된 취약 비트를 타입 C 유형에 따른 패리티 비트로 식별하는, 장치
|
| 16 |
16
제 15항에 있어서, 상기 적어도 하나의 프로세서는,상기 타입 C 유형에 따른 패리티 비트의 식별 후에 업데이트 된 패리티 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수에 도달하지 않음에 따라, 상기 각각의 서브 블록 중 패리티 비트가 식별되지 않은 적어도 하나의 서브 블록에 포함된 취약 비트를 식별하고, 상기 각각의 서브 블록 중 패리티 비트가 식별되지 않은 적어도 하나의 서브 블록에 포함된 취약 비트는 상기 패리티 비트로 업데이트 되는, 장치
|
| 17 |
17
제 16항에 있어서, 상기 적어도 하나의 프로세서는,상기 업데이트 이후에, 상기 각각의 서브 블록에 대하여 식별된 패리티 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수에 도달하지 않음에 따라, 상기 각각의 서브 블록에 포함된 비트 중 인덱스 i인 비트와 인덱스 i+1인 비트가 모두 취약 비트인 경우 상기 인덱스 i인 비트를 상기 패리티 비트로 식별하는, 장치
|
| 18 |
18
제11항에 있어서, 상기 적어도 하나의 프로세서는, 상기 상태 지시 정보를 기초로, 상기 인덱스 집합에서 PC(parity check) 체인 별로 연속된 0이 아닌 엘리먼트의 셋들을 각각의 서브 블록으로 결정하고, 상기 상태 지시 정보에 따라 결정된 취약 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수 보다 적은 것으로 식별됨에 따라, 상기 결정된 취약 비트를 모두 상기 패리티 비트로 식별하며, 상기 극 부호의 pc-체인 내부 및 상기 극 부호의 pc-체인 간의 연결 관계에 따라 기 설정된 패리티 후보 위치에 대응되는 차취약 비트를 상기 패리티 비트로 식별하는, 장치
|
| 19 |
19
제18항에 있어서, 상기 적어도 하나의 프로세서는,적어도 하나의 차취약 비트 중 상기 각 서브 블록에서 첫번째에 위치한 차취약 비트를 제외한 차취약 비트를 식별하고, 상기 식별된 차취약 비트가 복수개인 경우, 식별된 복수개의 차취약 비트들 중 상기 서브 블록 내에서의 위치를 기초로 결정되는 밸런싱 파라미터 값이 가장 작은 차취약 비트를 패리티 비트로 업데이트하며, 업데이트 된 패리티 비트의 수가 상기 패리티 비트로 이용하고자 하는 비트 수에 도달하지 않음에 따라, 상기 식별된 차취약 비트 중 패리티 비트로 업데이트 되지 않은 차취약 비트의 적어도 일부를 상기 각각의 서브 블록 내의 차취약 비트의 수 및 차취약 비트의 신뢰도를 기초로 결정된 우선 순위에 따라 상기 패리티 비트로 식별하는, 장치
|
| 20 |
20
극 부호의 복호화를 위한 장치에 있어서, 송수신부; 및적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는,극 부호에서 상기 극 부호의 pc-체인 내부 및 상기 극 부호의 pc-체인 간의 연결 관계에 따라 식별된 패리티 비트의 인덱스에 관한 정보 및 상기 극 부호를 획득하고, 상기 패리티 비트의 인덱스에 관한 정보를 기초로 상기 획득된 극 부호를 복호화하며,상기 패리티 비트는, 상태 지시 정보에 따라 결정된 취약 비트의 수 및 패리티 비트로 이용하고자 하는 비트 수에 기초하여, 극 부호의 pc-체인 내부 및 상기 극 부호의 pc-체인 간의 연결 관계에 따라 기 설정된 패리티 후보 위치에 대응되는 취약 비트 또는 차취약 비트를 포함하고, 상기 상태 지시 정보는, 상기 극 부호를 구성하는 비트들의 인덱스 집합에 기초하여 각 비트의 상태를 지시하는 정보인, 장치
|
