| 1 |
1
복수의 입력 스파이크 신호(pre-spike)가 시냅스 어레이를 통해 가중치 값에 따라 복수의 뉴런의 각 막전위(membrane voltage : VMEM)를 감소시키는 아날로그 SNN(Spiking Neural Network) 뉴런 회로에 있어서,상기 입력 스파이크 신호를 클록으로서 사용하여 동작 함으로써, 상기 막전위(VMEM)가, 설정된 제2 기준 전압(VREF) 미만으로 감소하는지를 비교하는 비교기를 포함하는 아날로그 SNN 뉴런 회로
|
| 2 |
2
제1항에 있어서,상기 비교기는,상기 막전위(VMEM)가, 상기 제2 기준 전압(VREF) 보다 더 높게 설정된 제1 기준 전압(VREF_H) 미만일 경우, 동작하는 fine 비교기; 및상기 막전위(VMEM)가, 상기 제1 기준 전압(VREF_H) 이상일 경우, 동작하는 coarse 비교기를 포함하는 아날로그 SNN 뉴런 회로
|
| 3 |
3
제2항에 있어서,상기 fine 비교기는,상기 coarse 비교기에 비해, 입력 트랜지스터의 W와 L의 사이즈가 커서 오프셋(offset)으로 발생하는 오차를 줄이는아날로그 SNN 뉴런 회로
|
| 4 |
4
제1항에 있어서,상기 비교 결과, 상기 막전위(VMEM)가, 상기 제2 기준 전압(VREF_H) 미만으로 감소하여, 해당 뉴런에서 출력 스파이크 신호(post-spike)가 발생되면,상기 막전위(VMEM)를 VDD로 충전하기 위한 스위치를 더 포함하는 아날로그 SNN 뉴런 회로
|
| 5 |
5
제4항에 있어서,상기 출력 스파이크 신호(post-spike)의 펄스 폭을 생성하기 위한 딜레이를 더 포함하는 아날로그 SNN 뉴런 회로
|
| 6 |
6
복수의 입력 스파이크 신호(pre-spike)가 시냅스 어레이를 통해 가중치 값에 따라 복수의 뉴런의 각 막전위(membrane voltage : VMEM)를 감소시키는 아날로그 SNN(Spiking Neural Network) 뉴런 회로의 운영 방법에 있어서,비교기에서, 상기 입력 스파이크 신호를 클록으로서 사용하여 동작 함으로써, 상기 막전위(VMEM)가, 설정된 제2 기준 전압(VREF) 미만으로 감소하는지를 비교하는 단계를 포함하는 아날로그 SNN 뉴런 회로의 운영 방법
|
| 7 |
7
제6항에 있어서,상기 비교기는,상기 막전위(VMEM)가, 상기 제2 기준 전압(VREF) 보다 더 높게 설정된 제1 기준 전압(VREF_H) 미만일 경우, 동작하는 fine 비교기; 및상기 막전위(VMEM)가, 상기 제1 기준 전압(VREF_H) 이상일 경우, 동작하는 coarse 비교기를 포함하는 아날로그 SNN 뉴런 회로의 운영 방법
|
| 8 |
8
제7항에 있어서,상기 fine 비교기는,상기 coarse 비교기에 비해, 입력 트랜지스터의 W와 L의 사이즈가 커서 오프셋(offset)으로 발생하는 오차를 줄이는아날로그 SNN 뉴런 회로의 운영 방법
|
| 9 |
9
제6항에 있어서,상기 비교 결과, 상기 막전위(VMEM)가, 상기 제2 기준 전압(VREF_H) 미만으로 감소하여, 해당 뉴런에서 출력 스파이크 신호(post-spike)가 발생되면,스위치에서, 상기 막전위(VMEM)를 VDD로 충전하는 단계를 더 포함하는 아날로그 SNN 뉴런 회로의 운영 방법
|
| 10 |
10
제9항에 있어서,딜레이에서, 상기 출력 스파이크 신호(post-spike)의 펄스 폭을 생성하는 단계를 더 포함하는 아날로그 SNN 뉴런 회로의 운영 방법
|
| 11 |
11
제6항 내지 제10항 중 어느 한 항의 방법을 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체
|
