| 1 |
1
입력단 및 출력단과 전기적으로 연결된 제1 트랜지스터와, 상기 제1 트랜지스터와 상기 출력단 사이에 개재되는 제1 전송선을 포함하는 제1 트랜지스터부; 및상기 입력단 및 출력단과 전기적으로 연결된 제2 트랜지스터와, 상기 입력단과 상기 제2 트랜지스터 사이에 개재되는 제2 전송선을 포함하는 제2 트랜지스터부;를 포함하고,상기 제1 트랜지스터부와 상기 제2 트랜지스터부는 병렬 연결되는, 저잡음 증폭기
|
| 2 |
2
제1항에 있어서,상기 제1 트랜지스터와 상기 제2 트랜지스터는 NMOS 트랜지스터인, 저잡음 증폭기
|
| 3 |
3
제1항에 있어서,상기 제1 트랜지스터의 노이즈 특성(Noise figure)은 상기 제2 트랜지스터의 노이즈 특성보다 낮은, 저잡음 증폭기
|
| 4 |
4
제1항에 있어서,상기 제1 트랜지스터의 폭(width)은 상기 제2 트랜지스터의 폭(width)보다 넓은, 저잡음 증폭기
|
| 5 |
5
제4항에 있어서,상기 제2 트랜지스터의 폭은 상기 제1 트랜지스터의 폭의 60 % 내지 90 %인, 저잡음 증폭기
|
| 6 |
6
제4항에 있어서,상기 제1 트랜지스터의 폭은 20±1 μm이고, 상기 제2 트랜지스터의 폭은 15±1 μm인, 저잡음 증폭기
|
| 7 |
7
제1항에 있어서,상기 제1 전송선은 고주파수 대역에서 인덕턴스 성분을 갖고, 상기 제1 트랜지스터부에서 출력되는 제1 출력 신호와, 상기 제2 트랜지스터부에서 출력되는 제2 출력 신호의 위상 차이를 최소화하는, 저잡음 증폭기
|
| 8 |
8
제7항에 있어서,상기 제1 전송선은 상기 제1 출력 신호와 상기 제2 출력 신호의 위상 차이를 최소화하도록 길이가 결정되는, 저잡음 증폭기
|
| 9 |
9
제7항에 있어서,상기 제1 전송선은 상기 제1 출력 신호와 상기 제2 출력 신호의 위상 차이를 최소화하도록 폭이 결정되는, 저잡음 증폭기
|
| 10 |
10
제1항에 있어서,상기 제2 전송선은 고주파수 대역에서 인덕턴스 성분을 갖고,상기 제2 전송선은 상기 제1 트랜지스터부에서 출력되는 제1 출력 신호와, 상기 제2 트랜지스터부에서 출력되는 제2 출력 신호가 미리 설정된 신호 비를 갖도록 상기 제2 출력 신호의 크기를 조정하는, 저잡음 증폭기
|
| 11 |
11
제10항에 있어서,상기 미리 설정된 신호 비는 상기 제1 트랜지스터의 노이즈 특성과, 상기 제2 트랜지스터의 노이즈 특성 비에 따라 결정되는, 저잡음 증폭기
|
| 12 |
12
제10항에 있어서,상기 제2 전송선은 상기 제1 출력 신호와 상기 제2 출력 신호가 상기 미리 설정된 신호 비를 갖도록 길이가 결정되는, 저잡음 증폭기
|
| 13 |
13
제10항에 있어서,상기 제2 전송선은 상기 제1 출력 신호와 상기 제2 출력 신호가 상기 미리 설정된 신호 비를 갖도록 폭이 결정되는, 저잡음 증폭기
|
| 14 |
14
입력단 및 출력단과 전기적으로 연결된 제1 트랜지스터와, 상기 제1 트랜지스터와 상기 출력단 사이에 개재되는 제1 전송선을 포함하는 복수의 제1 트랜지스터부들; 및상기 입력단 및 출력단과 전기적으로 연결된 제2 트랜지스터와, 상기 입력단과 상기 제2 트랜지스터 사이에 개재되는 제2 전송선을 포함하는 복수의 제2 트랜지스터부들;을 포함하고,상기 제1 트랜지스터부들과 상기 제2 트랜지스터부들은 병렬 연결되는, 저잡음 증폭기
|
