| 1 |
1
적어도 하나의 트랜지스터를 포함하는 액티브 매트릭스 디스플레이 구동을 위한 수직 트랜지스터 어레이로서,기판 위에 형성된 데이터 라인 및 전원 라인;상기 데이터 라인 및 상기 전원 라인 위에 형성된 제1 절연막;상기 데이터 라인 또는 상기 전원 라인 중 적어도 하나의 일부가 노출되도록 상기 제1 절연막에 대하여 수직으로 형성된 하나 이상의 채널홀;상기 채널홀의 내부에 측면을 따라 형성된 제2 절연막; 및상기 채널홀의 내부에 형성된 반도체를 포함하는, 액티브 매트릭스 디스플레이 구동을 위한 수직 트랜지스터 어레이
|
| 2 |
2
제1항에 있어서,상기 제1 절연막 및 상기 제2 절연막 사이에 형성된 게이트층을 더 포함하는, 액티브 매트릭스 디스플레이 구동을 위한 수직 트랜지스터 어레이
|
| 3 |
3
제2항에 있어서,상기 적어도 하나의 트랜지스터는 상기 데이터 라인에 의해 형성된 스위칭 트랜지스터를 포함하고,상기 스위칭 트랜지스터는 상기 스위칭 트랜지스터의 상기 반도체 위에 형성된 드레인층을 더 포함하는, 액티브 매트릭스 디스플레이 구동을 위한 수직 트랜지스터 어레이
|
| 4 |
4
제2항에 있어서,상기 적어도 하나의 트랜지스터는 상기 전원 라인에 의해 형성된 드라이빙 트랜지스터를 포함하고,상기 드라이빙 트랜지스터는 상기 드라이빙 트랜지스터의 상기 반도체 위에 형성된 애노드(anode)층을 더 포함하는, 액티브 매트릭스 디스플레이 구동을 위한 수직 트랜지스터 어레이
|
| 5 |
5
제4항에 있어서,상기 드라이빙 트랜지스터의 상기 반도체와 상기 애노드층이 직접 접촉하도록 구성된, 액티브 매트릭스 디스플레이 구동을 위한 수직 트랜지스터 어레이
|
| 6 |
6
제2항에 있어서,상기 채널홀의 직경은 상기 데이터 라인, 상기 전원 라인 및 상기 게이트층 각각의 선폭보다 작은, 액티브 매트릭스 디스플레이 구동을 위한 수직 트랜지스터 어레이
|
| 7 |
7
제1항에 있어서,상기 제1 절연막, 상기 제2 절연막 또는 상기 반도체 중 적어도 하나는 원자층 증착법 또는 화학기상 증착법을 이용하여 형성된, 액티브 매트릭스 디스플레이 구동을 위한 수직 트랜지스터 어레이
|
| 8 |
8
제1항에 있어서,상기 반도체는 폴리실리콘 또는 금속산화물 반도체를 포함하는, 액티브 매트릭스 디스플레이 구동을 위한 수직 트랜지스터 어레이
|
| 9 |
9
제1항에 있어서,상기 데이터 라인 및 상기 전원 라인 각각은 상기 채널홀 및 상기 반도체가 형성되는 돌출부를 포함하는, 액티브 매트릭스 디스플레이 구동을 위한 수직 트랜지스터 어레이
|
| 10 |
10
제1항에 있어서,상기 반도체의 상부 및 하부는 도핑된 영역을 포함하는, 액티브 매트릭스 디스플레이 구동을 위한 수직 트랜지스터 어레이
|
| 11 |
11
적어도 하나의 트랜지스터를 포함하는 액티브 매트릭스 디스플레이 구동을 위한 수직 트랜지스터 어레이 제조 방법에 있어서,기판 위에 데이터 라인 및 전원 라인을 형성하는 단계;상기 데이터 라인 및 상기 전원 라인 위에 제1 절연막을 형성하는 단계;상기 데이터 라인 또는 상기 전원 라인 중 적어도 하나의 일부가 노출되도록 상기 제1 절연막에 대하여 수직으로 하나 이상의 채널홀을 형성하는 단계;상기 채널홀의 내부에 측면을 따라 제2 절연막을 형성하는 단계; 및상기 채널홀의 내부에 반도체를 형성하는 단계를 포함하는, 액티브 매트릭스 디스플레이 구동을 위한 수직 트랜지스터 어레이 제조 방법
|
