1 |
1
실리콘(Si)을 증착시켜 실리콘(Si)-산소(O)-구리(Cu) 혼합층인 사이콕스층(20)이 형성된 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리
|
2 |
2
제 1항에 있어서,상기 실리콘이 코팅 된 구리는,상기 실리콘(Si)이 증착되지 않은 구리 및 금(Au) 사이의 전기저항을 가지는 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리
|
3 |
3
제 1항에 있어서,상기 실리콘이 코팅 된 구리는,단결정 박막, 다결정 박막, 호일 또는 덩어리 인 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리
|
4 |
4
제 3항에 있어서,상기 실리콘이 코팅 된 구리가 단결정 박막인 경우,400 ℃로 30 분 동안 열을 가하여도 산화가 방지되는 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리
|
5 |
5
제 3항에 있어서,상기 실리콘이 코팅 된 구리가 다결정 박막, 호일 또는 덩어리인 경우,300 ℃로 열을 가하여도 산화가 방지되는 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리
|
6 |
6
제 1항에 있어서,상기 실리콘이 코팅 된 구리는,200 ℃로 60 시간 동안 열을 가하여도 산화가 방지되는 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리
|
7 |
7
제 1항에 있어서,상기 실리콘이 코팅 된 구리는,전기 저항이 1
|
8 |
8
제 1항에 있어서,상기 실리콘이 코팅 된 구리는,구리층(10);상기 구리층(10) 상단에 실리콘(Si)-산소(O)-구리(Cu)가 혼합되어 형성된 사이콕스층(20);상기 사이콕스층(20) 상단에 형성된 제 1 실리콘(Si)-산소(O) 혼합층(30);제 1 실리콘(Si)-산소(O) 혼합층(30) 상단에 형성된 실리콘(Si)층(40); 및상기 실리콘(Si)층(40) 상단에 형성된 제 2 실리콘(Si)-산소(O) 혼합층(50);으로 구성되는 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리
|
9 |
9
제 8항에 있어서,상기 제 1 실리콘(Si)-산소(O) 혼합층(30), 실리콘(Si)층(40) 및 제 2 실리콘(Si)-산소(O) 혼합층(50)은,두께가 5 내지 30 ㎚ 인 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리
|
10 |
10
제 8항에 있어서,상기 제 1 실리콘(Si)-산소(O) 혼합층(30) 및 제 2 실리콘(Si)-산소(O) 혼합층(50)은,두께가 1 내지 10 ㎚ 인 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리
|
11 |
11
제 8항에 있어서,상기 사이콕스층(20)은,두께가 0
|
12 |
12
구리(Cu)에 실리콘(Si)을 스퍼터링(sputtering) 단일 공정으로 증착시킨 것을 특징으로 하는 실리콘이 코팅 된 구리 제조방법
|
13 |
13
제 12항에 있어서,상기 스퍼터링(sputtering)은, 아르곤 분위기 하에서 수행하는 것을 특징으로 하는 실리콘이 코팅 된 구리 제조방법
|
14 |
14
제 12항에 있어서,상기 스퍼터링(sputtering)은, 상온 내지 350 ℃에서 1 내지 5 분 동안 수행하는 것을 특징으로 하는 실리콘이 코팅 된 구리 제조방법
|
15 |
15
실리콘(Si)을 증착시켜 실리콘(Si)-산소(O)-구리(Cu) 혼합층인 사이콕스층(20)이 마련된 구리를 포함하는 것을 특징으로 하는 반도체 장치
|
16 |
16
제 15항에 있어서,상기 사이콕스층(20)은,두께가 0
|