| 1 |
1
스택 구조를 가지며 제1 트랜지스터를 통해 입력된 신호를 증폭하여 제N 트랜지스터를 통하여 출력하는 N개의 트랜지스터;k번째 단(k는 2 이상의 정수)에 위치한 제2 내지 제N 트랜지스터의 각 게이트와 제1 전원 사이에 각각 배치되고 적어도 하나의 바랙터를 포함하여 구성된 N-1개의 가변 커패시터부;상기 N-1개의 가변 커패시터부 각각에 대해 커패시턴스 조정을 위한 제어 전압을 개별 인가하는 전압 인가부; 및k번째 단의 트랜지스터의 전기적 특성을 기초로 k번째 단에 위치한 가변 커패시터부에 인가되기 위한 상기 제어 전압의 크기를 각각 결정하고, 결정된 제어 전압을 인가하도록 상기 전압 인가부를 제어하는 제어부를 포함하는 스택 구조 전력 증폭기
|
| 2 |
2
청구항 1에 있어서,상기 제1 전원은 접지 전원이며, 상기 가변 커패시터부는, k번째 단의 트랜지스터의 게이트와 상기 접지 전원 사이에 서로 직렬 연결된 한 쌍의 바랙터를 포함하며, 상기 한 쌍의 바랙터 간의 접점 부위에 상기 제어 전압이 인가되는 스택 구조 전력 증폭기
|
| 3 |
3
청구항 1에 있어서,상기 제1 전원은 0V 보다 높은 크기의 직류 바이어스 전원이며,상기 가변 커패시터부는, k번째 단의 트랜지스터의 게이트와 상기 직류 바이어스 전원 사이에 연결된 단일의 바랙터를 포함하고, 상기 바랙터와 상기 게이트 간의 접점 부위에 상기 제어 전압이 인가되는 스택 구조 전력 증폭기
|
| 4 |
4
청구항 1에 있어서,상기 제어부는,k번째 단의 트랜지스터의 전기적 특성을 기초로 k번째 단에 위치한 바랙터의 목표 커패시턴스 값을 결정한 다음, 상기 결정된 목표 커패시턴스 값과 상기 바랙터에 기 설정된 기준 커패시턴스 값 간의 커패시턴스 편차를 기반으로 상기 바랙터에 인가되기 위한 상기 제어 전압의 크기를 최종 결정하는 스택 구조 전력 증폭기
|
| 5 |
5
청구항 4에 있어서,상기 커패시턴스 편차는 아래 수학식으로 정의되는 스택 구조를 갖는 전력 증폭기:여기서, Cvar,k는 k번째 단의 바랙터에 요구되는 목표 커패시턴스 값, Coffset,k는 k번째 단의 바랙터에 기 설정된 기준 커패시턴스 값, ΔCctrl,k는 k번째 단의 바랙터에 대해 추가 조정이 요구되는 상기 커패시턴스 편차를 나타낸다
|
| 6 |
6
청구항 5에 있어서,상기 목표 커패시턴스 값은 아래 수학식에 의해 결정되는 스택 구조를 갖는 전력 증폭기:여기서, Cgs,k 및 Cgd,k는 k번째 단의 트랜지스터의 게이트-소스 간 기생 커패시턴스 성분 및 게이트-드레인 간 기생 커패시턴스 성분, gm,k는 k번째 단의 트랜지스터의 상호 컨덕턴스, Ropt는 기 설정되는 값으로 최적 전압으로 스윙되기 위한 트랜지스터 저항 값을 나타낸다
|
| 7 |
7
청구항 4에 있어서,상기 제어부는,서로 다른 크기의 복수의 커패시턴스 편차 별로 그에 대응되는 제어 전압 값을 저장한 정보 테이블로부터, 상기 커패시턴스 편차에 대응되는 제어 전압 값을 선택하여 해당 단의 바랙터에 필요한 제어 전압으로 결정하는 스택 구조 전력 증폭기
|
| 8 |
8
청구항 1에 있어서,차동 증폭 구조 또는 싱글 엔디드 증폭 구조로 구현되는 스택 구조 전력 증폭기
|
| 9 |
9
청구항 1에 있어서,상기 제1 내지 제N 트랜지스터의 각 게이트마다 직류 바이어스 전압이 인가되는 스택 구조 전력 증폭기
|
