| 1 |
1
시분할된 아날로그 입력 신호 및 시분할된 가중치 값을 순차적으로 수신하여 상기 시분할된 아날로그 입력 신호와 상기 시분할된 가중치 값을 곱셈하여 순차적으로 출력하는 곱셈 연산기; 및상기 곱셈 연산기의 출력 값을 누적 가산하여 출력하는 덧셈 연산기를포함하는, 시분할 다채널 아날로그 행렬 연산기
|
| 2 |
2
제1항에 있어서,상기 곱셈 연산기는,상기 시분할된 아날로그 입력 신호의 잡음을 제거하기 위한 제1 초퍼 회로;잡음이 제거된 시분할된 아날로그 입력 신호 및 시분할된 가중치 값을 수신하여 곱셈 연산을 수행하는 아날로그 증폭기; 및상기 아날로그 증폭기의 출력 신호의 잡음을 제거하기 위한 제2 초퍼 회로를 포함하는, 시분할 다채널 아날로그 행렬 연산기
|
| 3 |
3
제1항에 있어서,상기 덧셈 연산기는,상기 곱셈 연산기의 출력 값을 순차적으로 저장하는 저장 캐패시터 어레이;상기 저장 캐패시터 어레이에 저장된 값을 누적 가산하여 출력하기 위한 피드백 캐패시터; 및스위칭 제어 신호에 응답하여 스위칭 동작을 수행하는 스위치 네트워크 회로를 포함하는, 시분할 다채널 아날로그 행렬 연산기
|
| 4 |
4
제3항에 있어서,상기 스위치 네트워크 회로는,일단이 상기 곱셈 연산기에 연결되고 타단이 제1 노드에 연결된 제1 스위치 어레이;상기 피드백 캐패시터와 병렬 연결된 제2 스위치;일단이 상기 제1 노드에 연결되고 타단이 접지에 연결된 제3 스위치 어레이; 및일단이 제2 노드에 연결되고 타단이 기준 전압단자에 연결된 제4 스위치;를 더 포함하며,상기 제1 노드는 상기 저장 캐패시터의 일단에 연결되고,상기 제2 노드는 상기 피드백 캐패시터의 일단에 연결된,시분할 다채널 아날로그 행렬 연산기
|
| 5 |
5
제1항에 있어서, 상기 시분할된 가중치 값은,디지털 신호처리 프로세서로부터 획득되는,시분할 다채널 아날로그 행렬 연산기
|
| 6 |
6
가중치 값을 시분할하는 디지털 신호처리 프로세서;시분할된 아날로그 입력 신호 및 시분할된 가중치 값을 인가받아 상기 시분할된 아날로그 입력 신호와 상기 시분할된 가중치 값을 곱셈하여 순차적으로 출력하는 곱셈 연산기; 및상기 시분할된 입력 신호와 상기 시분할된 가중치 값이 곱셈된 값을 누적 가산하여 출력하는 덧셈 연산기를포함하는, 전자 장치
|
| 7 |
7
제6항에 있어서,상기 곱셈 연산기는,상기 시분할된 아날로그 입력 신호의 잡음을 제거하기 위한 제1 초퍼 회로;잡음이 제거된 시분할된 아날로그 입력 신호 및 시분할된 가중치 값을 수신하여 곱셈 연산을 수행하는 아날로그 증폭기; 및상기 아날로그 증폭기의 출력 신호의 잡음을 제거하기 위한 제2 초퍼 회로를 포함하는, 전자 장치
|
| 8 |
8
제6항에 있어서,상기 덧셈 연산기는,상기 곱셈 연산기의 출력 값을 순차적으로 저장하는 저장 캐패시터 어레이;상기 저장 캐패시터 어레이에 저장된 값을 누적 가산하여 출력하기 위한 피드백 캐패시터; 및스위칭 제어 신호에 응답하여 스위칭 동작을 수행하는 스위치 네트워크 회로를 포함하는, 전자 장치
|
| 9 |
9
제8항에 있어서,상기 스위치 네트워크 회로는,일단이 상기 곱셈 연산기에 연결되고 타단이 제1 노드에 연결된 제1 스위치 어레이;상기 피드백 캐패시터와 병렬 연결된 제2 스위치;일단이 상기 제1 노드에 연결되고 타단이 접지에 연결된 제3 스위치 어레이; 및일단이 제2 노드에 연결되고 타단이 기준 전압단자에 연결된 제4 스위치;를 더 포함하며,상기 제1 노드는 상기 저장 캐패시터의 일단에 연결되고,상기 제2 노드는 상기 피드백 캐패시터의 일단에 연결된,전자 장치
|
| 10 |
10
시분할된 아날로그 입력 신호 및 시분할된 가중치 값을 순차적으로 수신하는 동작;상기 시분할된 아날로그 입력 신호와 상기 시분할된 가중치 값을 곱셈하는 동작;곱셈된 값을 저장 캐패시터에 어레이에 순차적으로 저장하는 동작;저장된 값을 피드백 캐패시터에 누적 가산하는 동작; 및가산된 값을 출력하는 동작을 포함하는, 시분할 다채널 아날로그 행렬 연산 방법
|
