| 1 |
1
펄스폭 기반 전류 영역 인-메모리 신경망 연산기의 천이 오차 교정 장치에 있어서,입력 데이터 및 단위 펄스 데이터를 펄스 폭 변조 방식에 기초하여 인가하는 입력부;상기 입력 데이터 및 신경망의 가중치에 기초한 연산을 수행하여 제1연산 결과를 획득하고, 상기 단위 펄스 데이터에 기초한 연산을 수행하여 제2연산 결과를 획득하는 연산부; 및상기 제1연산 결과 및 상기 제2연산 결과에 의한 출력 전류에 대응하는 전하를 샘플링하는 전하 적분부,를 포함하는, 오차 교정 장치
|
| 2 |
2
제1항에 있어서,상기 제2연산 결과는 상기 입력 데이터의 펄스 천이 구간에 의한 오차 성분에 대응하는 것인, 오차 교정 장치
|
| 3 |
3
제2항에 있어서,상기 전하 적분부는,상기 제1연산 결과에 대응하는 제1출력 전류 및 상기 제2연산 결과에 대응하는 제2출력 전류에 의해 전하가 충전되거나 방전되는 커패시터 소자를 포함하는 것인, 오차 교정 장치
|
| 4 |
4
제3항에 있어서,상기 연산부는,상기 제1출력 전류의 방향과 상기 제2출력 전류의 방향이 서로 반대 방향이 되도록 양방향 전류 미러(Bidirectional Current Mirror)를 포함하는 것인, 오차 교정 장치
|
| 5 |
5
제4항에 있어서,상기 제1출력 전류에 의해 상기 커패시터 소자의 제1전극의 전하가 방전되어 출력 전압이 상승하고, 상기 제2출력 전류에 의해 상기 제1전극의 전하가 충전되어 상기 출력 전압으로부터 상기 오차 성분에 대응하는 전압이 제거되는 것인, 오차 교정 장치
|
| 6 |
6
제1항에 있어서,상기 가중치를 저장하는 메모리 소자를 포함하는 저장부,를 더 포함하는 것인, 오차 교정 장치
|
| 7 |
7
제6항에 있어서,상기 연산부는,상기 메모리 소자의 비트 라인에 대하여 가상 접지를 형성하는 레퍼런스 버퍼를 포함하는 것인, 오차 교정 장치
|
| 8 |
8
제5항에 있어서,상기 출력 전압에 따른 아날로그 신호를 디지털 신호로 변환하는 변환부,를 더 포함하는 것인, 오차 교정 장치
|
| 9 |
9
제4항에 있어서,상기 연산부는,상기 제1출력 전류 또는 상기 제2출력 전류가 상기 커패시터 소자로 선택적으로 인가되도록 온오프되는 스위치 소자를 포함하는 것인, 오차 교정 장치
|
| 10 |
10
제9항에 있어서,상기 입력 데이터가 인가되는 구간, 상기 단위 펄스 데이터가 인가되는 구간 및 상기 스위치 소자가 온오프되는 구간을 제어하기 위한 제어부,를 더 포함하는 것인, 오차 교정 장치
|
| 11 |
11
펄스폭 기반 전류 영역 인-메모리 신경망 연산기의 천이 오차 교정 방법에 있어서,입력 데이터를 펄스 폭 변조 방식에 기초하여 인가하고, 상기 입력 데이터 및 신경망의 가중치에 기초한 연산을 수행하여 제1연산 결과를 획득하는 단계;단위 펄스 데이터를 펄스 폭 변조 방식에 기초하여 인가하고, 상기 단위 펄스 데이터에 기초한 연산을 수행하여 제2연산 결과를 획득하는 단계; 및상기 제1연산 결과 및 상기 제2연산 결과에 의한 출력 전류에 대응하는 전하를 샘플링하는 단계,를 포함하는, 천이 오차 교정 방법
|
| 12 |
12
제11항에 있어서,상기 제2연산 결과는 상기 입력 데이터의 펄스 천이 구간에 의한 오차 성분에 대응하는 것인, 오차 교정 방법
|
| 13 |
13
제12항에 있어서,상기 샘플링하는 단계는,상기 제1연산 결과에 대응하는 제1출력 전류 및 상기 제2연산 결과에 대응하는 제2출력 전류에 의해 전하가 충전되거나 방전되는 커패시터 소자를 이용하여 상기 전하를 샘플링하는 것인, 오차 교정 방법
|
| 14 |
14
제13항에 있어서,양방향 전류 미러(Bidirectional Current Mirror)에 의해 상기 커패시터 소자로 인가되는 상기 제1출력 전류의 방향과 상기 제2출력 전류의 방향이 서로 반대 방향이 되는 것을 특징으로 하는, 오차 교정 방법
|
| 15 |
15
제14항에 있어서,상기 샘플링하는 단계는,상기 제1출력 전류에 의해 상기 커패시터 소자의 제1전극의 전하가 방전되어 출력 전압이 상승하고, 상기 제2출력 전류에 의해 상기 제1전극의 전하가 충전되어 상기 출력 전압으로부터 상기 오차 성분에 대응하는 전압이 제거되는 것인, 오차 교정 방법
|
| 16 |
16
제15항에 있어서,상기 출력 전압에 따른 아날로그 신호를 디지털 신호로 변환하는 단계,를 더 포함하는 것인, 오차 교정 방법
|
| 17 |
17
천이 오차 보정 기법이 적용된 펄스폭 기반 전류 영역 인-메모리 신경망 연산 회로에 있어서,신경망의 가중치를 저장하는 메모리 소자의 비트 라인에 대하여 가상 접지를 형성하는 레퍼런스 버퍼;펄스 폭 변조 방식에 기초하여 인가되는 입력 데이터 및 상기 가중치에 기초한 제1출력 전류와 단위 펄스 데이터에 기초한 제2출력 전류를 상호 반대 방향이 되도록 출력하는 양방향 전류 미러;상기 제1출력 전류 및 상기 제2출력 전류에 대응하는 전하를 샘플링하는 전하량 적분기; 및상기 샘플링 결과에 대응하는 출력 전압에 따른 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 신호 변환기,를 포함하는, 신경망 연산 회로
|
| 18 |
18
제17항에 있어서,상기 전하량 적분기는,상기 제1출력 전류에 의해 제1전극의 전하가 방전되어 상기 출력 전압을 상승시키고, 상기 제2출력 전류에 의해 상기 제1전극의 전하가 충전되어 상기 출력 전압으로부터 상기 입력 데이터의 펄스 천이 구간에 의한 오차 성분에 대응하는 전압을 제거하는 커패시터 소자를 포함하는 것인, 신경망 연산 회로
|
