| 1 |
1
기판 상에 형성되는 제1 전극;상기 제1 전극을 덮는 형태로 형성되되, 일측에 상기 제1 전극을 상측으로 노출시키는 제1 홀을 가지는 제1 층간 절연막;상기 제1 층간 절연막 상에 형성되되, 일측에 상기 제1 홀과 단일 홀을 이루는 제2 홀을 가지는 게이트 전극;상기 단일 홀에 형성되고, 채널을 구비하며, 상기 제1 전극과 연결되는 액티브층;상기 제1 층간 절연막과 게이트 전극을 덮으며, 상기 단일 홀의 내경면과 상기 액티브층의 외경면 사이에 형성되는 제2 층간 절연막; 및상기 액티브층 상에 형성되어 상기 액티브층과 연결되는 제2 전극;을 포함하되,상기 게이트 전극에 문턱 전압 이상의 전압이 인가되면, 상기 기판의 두께 방향인 상기 제1 전극에서 제2 전극으로 채널이 ON되는, 단채널 수직 트랜지스터
|
| 2 |
2
제1 항에 있어서,상기 채널의 폭(W)은 상기 기판 상에 형성되는 데이터 라인 및 스캔 라인의 선 폭보다 좁은, 단채널 수직 트랜지스터
|
| 3 |
3
제2 항에 있어서,상기 채널은 상기 데이터 라인과 스캔 라인의 교차되는 부분에 형성되며, 상기 데이터 라인은 상기 제1 전극이 되고, 상기 스캔 라인은 상기 게이트 전극이 되는, 단채널 수직 트랜지스터
|
| 4 |
4
제1 항에 있어서,스위칭 트랜지스터로 구비되며,상기 제1 전극은 소스 전극으로 이루어지고, 상기 제2 전극은 드레인 전극으로 이루어지되, 상기 제1 전극과 제2 전극 사이에 위치되는 상기 액티브층의 두께가 채널의 길이(L)로 정의되는, 단채널 수직 트랜지스터
|
| 5 |
5
제4 항에 있어서,상기 채널의 길이(L)는 50㎚ 내지 200㎚이고, 상기 채널의 폭(W)은 100㎚ 내지 300㎚인, 단채널 수직 트랜지스터
|
| 6 |
6
제4 항에 있어서,상기 제1 전극은 상기 기판 상에서 상기 게이트 전극을 이루는 스캔 라인과 교차되는 데이터 라인인, 단채널 수직 트랜지스터
|
| 7 |
7
제4 항에 있어서,상기 제2 층간 절연막 및 상기 제2 전극을 덮는 형태로 형성되는 보호막을 더 포함하는, 단채널 수직 트랜지스터
|
| 8 |
8
제1 항에 있어서,드라이빙 트랜지스터로 구비되며,상기 제1 전극은 소스 전극으로 이루어지고, 상기 제2 전극은 유기발광소자의 애노드 전극으로 이루어지되, 상기 제1 전극과 제2 전극 사이에 위치되는 상기 액티브층의 두께가 채널의 길이(L)로 정의되는, 단채널 수직 트랜지스터
|
| 9 |
9
제8 항에 있어서,상기 제1 전극은 상기 기판 상에 형성되는 데이터 라인과 평행하게 배치되는 전원 라인인, 단채널 수직 트랜지스터
|
| 10 |
10
제1 항에 있어서,상기 액티브층은 다결정 실리콘 또는 금속 산화물 반도체로 이루어지는, 단채널 수직 트랜지스터
|
| 11 |
11
제10 항에 있어서,상기 금속 산화물 반도체는 InGaZnO, InGaSnO, InZnSnO, InZnO, InSnO, ZnSnO 및 InGaZnSnO를 포함하는 금속 산화물 반도체 후보 물질군 중에서 선택된 어느 하나로 이루어지는, 단채널 수직 트랜지스터
|
| 12 |
12
기판 상에 제1 전극, 제1 층간 절연막 및 게이트 전극을 차례로 형성하는 단계;상기 제1 전극이 노출되도록 상기 게이트 전극과 상기 제1 전극이 중첩되는 부분에 채널 홀을 형성하는 단계;상기 노출된 제1 전극의 표면을 제외한, 상기 제1 층간 절연막, 게이트 전극 및 채널 홀을 덮는 형태로 제2 층간 절연막을 형성하는 단계;내경면에 상기 제2 층간 절연막이 형성되어 있는 채널 홀에 액티브층을 형성하는 단계; 및상기 액티브층 상에 제2 전극을 형성하는 단계;를 포함하되,상기 게이트 전극에 문턱 전압 이상의 전압이 인가되면, 상기 기판의 두께 방향인 상기 제1 전극에서 제2 전극으로 채널이 ON되는, 단채널 수직 트랜지스터 제조 방법
|
| 13 |
13
제1 항에 따른 단채널 수직 트랜지스터의 액티브층과 연결되는 애노드 전극;상기 애노드 전극 상에 형성되는 유기 발광층; 및상기 유기 발광층 상에 상기 애노드 전극과 대향되게 형성되는 캐소드 전극;을 포함하는, 디스플레이
|
| 14 |
14
M(1 이상의 양의 정수) × N(1 이상의 양의 정수) 개의 픽셀로 구획되는 기판;상기 M × N 개의 픽셀들 중 적어도 하나의 픽셀에 구비되되, 유기 발광층을 발광시키기 위한 적어도 2개 이상의 트랜지스터;를 포함하되,상기 적어도 2개 이상의 트랜지스터 각각의 액티브층은 상기 기판의 두께 방향으로 연속적으로 채널 경로를 형성하는, 디스플레이
|
