| 1 |
1
실리콘 기판에 채널형성을 위한 이온을 주입하는 단계; 상기 실리콘 기판 상에 실리콘을 에피택셜을 성장시키는 과정에서 열 산화 공정을 통해 중간 절연막이 형성되는 실리콘 층, 상하부 실리콘-게르마늄 희생층 및 상기 실리콘-게르마늄 희생층보다 게르마늄 비율이 더 높은 중간 실리콘-게르마늄 희생층을 번갈아 가며 증착하는 단계; 상기 증착된 실리콘-게르마늄 희생층 상에 더미 게이트를 형성하고, 건식 식각을 통해 소스/드레인 전극 리세스를 형성하는 단계; 상기 실리콘-게르마늄 희생층을 식각 물질을 이용하여 식각하고, 소스/드레인 영역을 에피택셜 증착하는 단계; 실리콘-게르마늄을 식각하고, 절연물질을 증착하여 역 내부 스페이서를 형성하는 단계; 및 채널 부분의 절연물질을 식각하고, 게이트 유전물질 및 게이트 전극을 형성하는 단계를 포함하는 전계 효과 트랜지스터의 채널 구조 공정 방법
|
| 2 |
2
제1항에 있어서,상기 실리콘 기판 상에 실리콘을 에피택셜을 성장시키는 과정에서 열 산화 공정을 통해 중간 절연막이 형성되는 실리콘 층, 상하부 실리콘-게르마늄 희생층 및 상기 실리콘-게르마늄 희생층보다 게르마늄 비율이 더 높은 중간 실리콘-게르마늄 희생층을 번갈아 가며 증착하는 단계는, 역 내부 스페이서를 형성하기 위한 실리콘-게르마늄의 식각을 진행할 때, 채널의 위치에 따른 증착 두께의 차이가 발생하여 오버 에칭을 필요로 하지 않도록 수직방향 변위를 일정하게 유지하기 위해 상기 실리콘 층 사이에 중간 절연막을 형성하는 전계 효과 트랜지스터의 채널 구조 공정 방법
|
| 3 |
3
제2항에 있어서, 상기 실리콘 층 사이의 중간 절연막의 절연물질은 실리콘보다 열팽창 계수가 낮은 절연물질을 포함하는 전계 효과 트랜지스터의 채널 구조 공정 방법
|
| 4 |
4
제3항에 있어서,상기 실리콘 층 사이의 중간 절연막의 절연물질은 실리콘 다이옥사이드를 포함하고, 상기 실리콘 층에 대한 상기 중간 절연막의 두께 비율은 전계 효과 트랜지스터의 전기적 특성 및 공정에 따라 조절되는 전계 효과 트랜지스터의 채널 구조 공정 방법
|
| 5 |
5
제3항에 있어서,상기 실리콘 층에 대한 상기 중간 절연막의 두께 비율은 10 ~ 75% 인전계 효과 트랜지스터의 채널 구조 공정 방법
|
| 6 |
6
채널형성을 위한 이온이 주입된 실리콘 기판, 상기 실리콘 기판 상에 번갈아 가며 증착되는 실리콘 층, 상하부 실리콘-게르마늄 희생층 및 중간 실리콘-게르마늄 희생층을 포함하고, 상기 실리콘 층은 실리콘을 에피택셜 성장시키는 과정에서 열 산화 공정을 통해 중간 절연막이 형성되고, 상기 중간 실리콘-게르마늄 희생층은 상기 상하부 실리콘-게르마늄 희생층보다 게르마늄 비율이 더 높으며, 상기 증착된 실리콘-게르마늄 희생층 상에 형성되는 더미 게이트; 건식 식각을 통해 소스/드레인 전극 리세스를 형성한 후, 상기 실리콘-게르마늄 희생층을 식각 물질을 이용하여 식각하고, 에피택셜을 통해 증착되는 소스/드레인 영역; 실리콘-게르마늄을 식각하고, 절연물질을 증착하여 형성되는 역 내부 스페이서; 및 채널 부분의 절연물질을 식각하여 형성되는 게이트 유전물질 및 게이트 전극을 더 포함하는 전계 효과 트랜지스터의 채널 구조
|
| 7 |
7
제6항에 있어서,상기 실리콘 층 사이의 중간 절연막은,역 내부 스페이서를 형성하기 위한 실리콘-게르마늄의 식각을 진행할 때, 채널의 위치에 따른 증착 두께의 차이가 발생하여 오버 에칭을 필요로 하지 않도록 수직방향 변위를 일정하게 유지하기 위해 상기 실리콘 층 사이에 형성되고, 실리콘보다 열팽창 계수가 낮은 절연물질을 포함하며, 상기 실리콘 층에 대한 상기 중간 절연막의 두께 비율은 전계 효과 트랜지스터의 전기적 특성 및 공정에 따라 조절되는 전계 효과 트랜지스터의 채널 구조
|
