| 1 |
1
이진 시퀀스에 대한 제1 산술 연산을 수행함으로써 상기 이진 시퀀스의 2배의 주기를 가지는 제1 확장 이진 시퀀스를 생성하는 단계; 상기 이진 시퀀스에 대한 제2 산술 연산을 수행함으로써 상기 이진 시퀀스의 2배의 주기를 가지는 제2 확장 이진 시퀀스를 생성하는 단계; 및 상기 제1 확장 이진 시퀀스 및 상기 제2 확장 이진 시퀀스에 대한 제3 산술 연산을 수행함으로써 제1 조건에서는 4진수가 가질 수 있는 범위인 (0, 1, 2, 3) 중 제1 후보값을 가지고 제2 조건에서는 (0, 1, 2, 3) 중 제2 후보값을 가지는 4진 시퀀스를 생성하는 단계; 를 포함하는, 4진 시퀀스(quaternary sequence)를 생성하는 방법
|
| 2 |
2
제1항에 있어서,상기 제1 조건은 짝수 인덱스인 경우이고, 상기 제2 조건은 홀수 인덱스인 경우인, 4진 시퀀스(quaternary sequence)를 생성하는 방법
|
| 3 |
3
제1항에 있어서,상기 제1 후보값과 상기 제2 후보값은 각각 상기 (0, 1, 2, 3) 중 2개의 값들이 상호 배타적으로 할당된 값들인, 4진 시퀀스(quaternary sequence)를 생성하는 방법
|
| 4 |
4
제1항에 있어서,상기 4진 시퀀스에 의하여 생성되는 심볼을 실수 축과 허수 축 상의 성상으로 매핑하는 단계; 및 상기 실수 축과 허수 축 상에 매핑된 성상을 이용하여 QPSK 변조를 수행하는 단계; 를 더 포함하는,4진 시퀀스(quaternary sequence)를 생성하는 방법
|
| 5 |
5
제1항에 있어서,이상적인 자기상관 특성을 가지는 이진 시퀀스 생성기를 이용하여 상기 이진 시퀀스를 생성하는 단계;를 더 포함하는, 4진 시퀀스(quaternary sequence)를 생성하는 방법
|
| 6 |
6
제1항에 있어서,상기 제2 확장 이진 시퀀스를 생성하는 단계는, 상기 제1 조건에서는 상기 제1 산술 연산과 동일한 연산을 상기 제2 산술 연산으로서 수행함으로써 상기 제2 확장 이진 시퀀스의 제1 부분 집합을 생성하는 단계; 및 상기 제2 조건에서는 상기 제1 산술 연산과 반대되는 비트 값을 생성하는 연산을 상기 제2 산술 연산으로서 수행함으로써 상기 제2 확장 이진 시퀀스의 제2 부분 집합을 생성하는 단계;를 포함하는, 4진 시퀀스(quaternary sequence)를 생성하는 방법
|
| 7 |
7
제1항에 있어서,상기 제1 조건에서는 상기 제1 확장 이진 시퀀스와 상기 제2 확장 이진 시퀀스가 서로 동일한 비트값을 가지고,상기 제2 조건에서는 상기 제2 확장 이진 시퀀스와 상기 제2 확장 이진 시퀀스가 서로 다른 비트값을 가지는, 4진 시퀀스(quaternary sequence)를 생성하는 방법
|
| 8 |
8
제1항에 있어서,상기 제1 산술 연산은 상기 이진 시퀀스를 2배의 주기만큼 반복하는 연산인, 4진 시퀀스(quaternary sequence)를 생성하는 방법
|
| 9 |
9
제1항에 있어서,상기 제3 산술 연산은 그레이 매핑(Gray mapping) 연산인,4진 시퀀스(quaternary sequence)를 생성하는 방법
|
| 10 |
10
제1항에 있어서,상기 제1 조건에 대응하는 상기 4진 시퀀스의 제1 부분 집합과 상기 제2 조건에 대응하는 상기 4진 시퀀스의 제2 부분 집합 간에는 자기상관특성이 0이 되도록 상기 4진 시퀀스가 생성되는, 4진 시퀀스(quaternary sequence)를 생성하는 방법
|
| 11 |
11
이진 시퀀스를 생성하는 이진 시퀀스 생성기; 상기 이진 시퀀스에 대한 제1 산술 연산을 수행함으로써 상기 이진 시퀀스의 2배의 주기를 가지는 제1 확장 이진 시퀀스를 생성하고, 상기 이진 시퀀스에 대한 제2 산술 연산을 수행함으로써 상기 이진 시퀀스의 2배의 주기를 가지는 제2 확장 이진 시퀀스를 생성하는 확장 이진 시퀀스 생성기; 및 상기 제1 확장 이진 시퀀스 및 상기 제2 확장 이진 시퀀스에 대한 제3 산술 연산을 수행함으로써 제1 조건에서는 4진수가 가질 수 있는 범위인 (0, 1, 2, 3) 중 제1 후보값을 가지고 제2 조건에서는 (0, 1, 2, 3) 중 제2 후보값을 가지는 4진 시퀀스를 생성하는 4진 시퀀스 합성기;를 포함하는, 4진 시퀀스(quaternary sequence)를 생성하는 장치
|
| 12 |
12
제11항에 있어서,상기 제1 조건은 짝수 인덱스인 경우이고, 상기 제2 조건은 홀수 인덱스인 경우인, 4진 시퀀스(quaternary sequence)를 생성하는 장치
|
| 13 |
13
제11항에 있어서,상기 제1 후보값과 상기 제2 후보값은 각각 상기 (0, 1, 2, 3) 중 2개의 값들이 상호 배타적으로 할당된 값들인, 4진 시퀀스(quaternary sequence)를 생성하는 장치
|
| 14 |
14
제11항에 있어서,상기 4진 시퀀스에 의하여 생성되는 심볼을 실수 축과 허수 축 상의 성상으로 매핑하는 심볼 매퍼; 및 상기 실수 축과 허수 축 상에 매핑된 성상을 이용하여 QPSK 변조를 수행하는 변조기; 를 더 포함하는,4진 시퀀스(quaternary sequence)를 생성하는 장치
|
| 15 |
15
제11항에 있어서,상기 이진 시퀀스 생성기는 이상적인 자기상관 특성을 가지는, 4진 시퀀스(quaternary sequence)를 생성하는 장치
|
| 16 |
16
제11항에 있어서,상기 확장 이진 시퀀스 생성기는, 상기 제1 조건에서는 상기 제1 산술 연산과 동일한 연산을 상기 제2 산술 연산으로서 수행함으로써 상기 제2 확장 이진 시퀀스의 제1 부분 집합을 생성하고,상기 제2 조건에서는 상기 제1 산술 연산과 반대되는 비트 값을 생성하는 연산을 상기 제2 산술 연산으로서 수행함으로써 상기 제2 확장 이진 시퀀스의 제2 부분 집합을 생성하는, 4진 시퀀스(quaternary sequence)를 생성하는 장치
|
| 17 |
17
제11항에 있어서,상기 제1 조건에서는 상기 제1 확장 이진 시퀀스와 상기 제2 확장 이진 시퀀스가 서로 동일한 비트값을 가지고,상기 제2 조건에서는 상기 제2 확장 이진 시퀀스와 상기 제2 확장 이진 시퀀스가 서로 다른 비트값을 가지는, 4진 시퀀스(quaternary sequence)를 생성하는 장치
|
| 18 |
18
제11항에 있어서,상기 제1 산술 연산은 상기 이진 시퀀스를 2배의 주기만큼 반복하는 연산인, 4진 시퀀스(quaternary sequence)를 생성하는 장치
|
| 19 |
19
제11항에 있어서,상기 제3 산술 연산은 그레이 매핑(Gray mapping) 연산인,4진 시퀀스(quaternary sequence)를 생성하는 장치
|
| 20 |
20
제11항에 있어서,상기 제1 조건에 대응하는 상기 4진 시퀀스의 제1 부분 집합과 상기 제2 조건에 대응하는 상기 4진 시퀀스의 제2 부분 집합 간에는 자기상관특성이 0이 되도록 상기 4진 시퀀스가 생성되는, 4진 시퀀스(quaternary sequence)를 생성하는 장치
|
