1 |
1
이중 대역 위상 천이기로서,제1 입력(Ip)에 제1 커패시터(C1)의 제1 단자, 제1 인덕터(L1)의 제1 단자, 및 제1 저항기(R1)의 제1 단자가 공통 연결되고,제2 입력(In)에 제3 인덕터(L3)의 제1 단자, 제3 커패시터(C3)의 제1 단자, 및 제4 저항기(R4)의 제1 단자가 공통 연결되고,제1 출력(OIp)에 제1 저항기의 제2 단자, 제2 커패시터(C2)의 제2 단자, 및 제2 인덕터(L2)의 제2 단자가 공통 연결되고,제2 출력(OIn)에 제4 저항기(R4)의 제2 단자, 제4 인덕터(L4)의 제2 단자, 및 제4 커패시터(C4)의 제2 단자가 공통 연결되고,제3 출력(OQp)에 제1 커패시터(C1)의 제2 단자, 제3 인덕터(L3)의 제2 단자, 및 제3 저항기(R3)의 제2 단자가 공통 연결되고,제4 출력(OQn)에 제1 인덕터(L1)의 제2 단자, 제3 커패시터(C3)의 제2 단자, 및 제2 저항기(R2)의 제2 단자가 공통 연결되고,상기 제3 저항기(R3)의 제1 단자가 제2 인덕터(L2)의 제1 단자와 제4 커패시터(C4)의 제1 단자에 공통 연결되고,상기 제2 저항기(R2)의 제1 단자가 제2 커패시터(C2)의 제1 단자와 제4 인덕터(L4)의 제1 단자에 공통 연결되는,이중 대역 위상 천이기
|
2 |
2
청구항 1에 있어서,상기 제1 커패시터(C1)를 제1 커패시터(C11) 및 제2 인덕터(L12)의 직렬공진회로로 변경하고, 상기 제1 인덕터(L1)를 제2 커패시터(C12) 및 제1 인덕터(L11)의 병렬공진회로로 변경하고, 상기 제2 커패시터(C2)를 제3 커패시터(C21) 및 제4 인덕터(L22)의 직렬공진회로로 변경하고, 상기 제2 인덕터(L2)를 제4 커패시터(C22) 및 제3 인덕터(L21)의 병렬공진회로로 변경한 구조를 가진, 이중 대역 위상 천이기
|
3 |
3
청구항 2에 있어서,상기 제3 인덕터(L3)를 제6 커패시터(C32) 및 제5 인덕터(L31)의 병렬공진회로로 변경하고, 상기 제3 커패시터(C3)를 제5 커패시터(C31) 및 제6 인덕터(L32)의 직렬공진회로로 변경하고, 상기 제4 인덕터(L4)를 제8 커패시터(C42) 및 제7 인덕터(L41)의 병렬공진회로로 변경하고, 상기 제4 커패시터(C4)를 제7 커패시터(C41) 및 제8 인덕터(L42)의 직렬공진회로로 변경한 구조를 가진, 이중 대역 위상 천이기
|
4 |
4
청구항 1에 있어서,상기 제1 내지 제4 커패시터들(C1 내지 C4), 상기 제1 내지 제4 인덕터들(L1 내지 L4) 및 상기 제1 내지 제4 저항기들(R1 내지 R4)이 RFIC(radio frequency integrated circuit)에 탑재되는, 이중 대역 위상 천이기
|
5 |
5
청구항 1에 있어서,위상 배열 안테나 시스템을 위한 직/병렬 공진 회로에 이용되는, 이중 대역 위상 천이기
|