| 1 |
1
디스플레이 패널의 화소에 구비되는 발광 소자의 동작을 제어하는 화소 회로의 구동 방법으로서,상기 발광 소자에 요구되는 계조에 따라 상기 발광 소자를 전류 구동하는 제2 트랜지스터의 제어 단자에 제2 단자가 연결되는 제1 트랜지스터의 제1 단자에 복수 레벨들 가진 PAM(pulse amplitude modulation) 신호를 인가하는 단계; 및상기 계조에 따라 단일 프레임 내 복수의 서브프레임들을 가진 PWM(pulse width modulation) 신호에 의해 제어되는 상기 제1 트랜지스터의 턴온 시간에 대응하는 각 서브프레임 시간 동안에, 상기 PAM 신호에서 선택된 어느 하나의 레벨의 PAM 신호를 상기 제2 트랜지스터의 제어 단자에 인가하는 단계;를 포함하는 화소 회로 구동 방법
|
| 2 |
2
청구항 1에 있어서,상기 PWM 신호의 서브 프레임들의 개수는 상기 발광 소자에 대하여 기설정되는 계조 표현을 위한 비트수보다 작은, 화소 회로 구동 방법
|
| 3 |
3
청구항 1에 있어서,상기 화소 회로는 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 커패시터를 포함하고,상기 제1 트랜지스터는 제1 단자, 제2 단자 및 제1 제어 단자를 구비하고,상기 제2 트랜지스터는 제1 단자, 제2 단자 및 제2 제어 단자를 구비하고,상기 제2 트랜지스터의 제1 단자와 제2 단자는 상기 발광 소자와 제1 전원전압에 각각 연결되고,상기 커패시터의 제1 단자는 상기 제2 트랜지스터의 제1 단자 또는 제2 단자에 연결되고, 상기 커패시터의 제2 단자는 상기 제1 트랜지스터의 제2 단자와 상기 제2 트랜지스터의 제2 제어 단자에 공통 연결되는, 화소 회로 구동 방법
|
| 4 |
4
청구항 3에 있어서,상기 화소 회로는 커패시터와 제3 트랜지스터를 더 구비하고, 상기 커패시터는 상기 제2 트랜지스터의 일측 단자와 상기 제1 트랜지스터의 제2 단자 간에 연결되고, 상기 제3 트랜지스터의 제1 단자는 상기 제1 전원전압에 연결되고, 상기 제3 트랜지스터의 제2 단자는 상기 커패시터의 제2 단자와 상기 제1 트랜지스터의 제2 단자와 상기 제2 트랜지스터의 제2 제어 단자에 공통 연결되며,상기 제3 트랜지스터의 턴온 시켜 상기 커패시터를 충전시키는 단계를 더 포함하는, 화소 회로 구동 방법
|
| 5 |
5
청구항 3에 있어서,상기 화소 회로는 커패시터와 제3 트랜지스터를 더 구비하고, 상기 커패시터는 상기 제2 트랜지스터의 일측 단자와 상기 제1 트랜지스터의 제2 단자 간에 연결되고, 상기 제3 트랜지스터는 상기 제1 전원전압과 상기 발광 소자 사이에 직렬 연결되며,상기 발광 소자의 발광 시간이 상기 어느 하나의 PWM 신호를 인가하는 스캔 시간과 중첩될 때 상기 제3 트랜지스터를 턴오프 시키는 단계를 더 포함하는, 화소 회로 구동 방법
|
| 6 |
6
청구항 1 또는 청구항 4에 있어서,상기 어느 하나의 PWM 신호를 인가하는 스캔 시간은 상기 발광 소자의 발광 시간과 중첩되는, 화소 회로 구동 방법
|
| 7 |
7
청구항 1 또는 청구항 3에 있어서,상기 어느 하나의 PWM 신호를 인가하는 스캔 시간은 상기 발광 소자의 발광 시간과 중첩되지 아니하는, 화소 회로 구동 방법
|
| 8 |
8
디스플레이 패널의 화소에 구비되는 발광 소자의 동작을 제어하기 위한 화소 회로로서,상기 발광 소자와 제1 전원전압에 제1 단자와 제2 단자가 각각 연결되는 제2 트랜지스터;상기 제2 트랜지스터의 제어 단자에 제2 단자가 연결되고 제1 단자가 데이터 라인에 연결되는 제1 트랜지스터; 및상기 제1 전원전압에 제1 단자가 연결되고 상기 제1 트랜지스터의 제2 단자와 상기 제2 트랜지스터의 제어 단자에 제2 단자가 공통 연결되는 커패시터;를 포함하고,상기 제1 트랜지스터의 제1 단자에는 상기 데이터 라인을 통해 복수 레벨들 가진 PAM(pulse amplitude modulation) 신호가 레벨 선택적으로 인가되고,상기 제1 트랜지스터의 제어 단자에는 미리 설정되는 비트수나 레벨들의 계조에 따라 단일 프레임 내 복수의 서브프레임들을 가진 PWM(pulse width modulation) 신호가 제어 단자에 인가되며,상기 PWM 신호에 의해 제어되는 상기 제1 트랜지스터의 턴온 시간 동안에, 상기 PWM 신호의 각 서브프레임 기간 동안에 상기 PAM 신호에서 선택된 어느 하나의 레벨의 PAM 신호를 상기 제2 트랜지스터의 제어 단자에 인가하는, 화소 회로
|
| 9 |
9
청구항 8에 있어서,상기 PWM 신호의 서브 프레임들의 개수는 상기 발광 소자에 대하여 기설정되는 계조 표현을 위한 비트수보다 작은, 화소 회로
|
| 10 |
10
청구항 8에 있어서,제3 트랜지스터를 더 포함하고,상기 제3 트랜지스터의 제1 단자는 상기 제1 전원전압에 연결되고, 상기 제3 트랜지스터의 제2 단자는 상기 커패시터의 제2 단자와 상기 제1 트랜지스터의 제2 단자와 상기 제2 트랜지스터의 제어 단자에 공통 연결되는, 화소 회로
|
| 11 |
11
청구항 10에 있어서,상기 커패시터는 상기 제3 트랜지스터의 턴온 구간에서 충전되는, 화소 회로
|
| 12 |
12
청구항 8에 있어서,상기 발광 소자 및 상기 커패시터의 제1 단자의 공통 연결점과 상기 제1 전원전압과의 사이에 직렬 연결되는 제3 트랜지스터를 더 포함하는, 화소 회로
|
| 13 |
13
청구항 12에 있어서,상기 제3 트랜지스터는 상기 발광 소자의 발광 시간이 상기 PWM 신호를 인가하는 스캔 시간과 중첩될 때 턴오프되는, 화소 회로
|
| 14 |
14
복수의 화소들이 배열되는 화소부;상기 화소부에 데이터 신호를 공급하는 데이터 드라이버;상기 화소부에 스캔 신호를 공급하는 게이트 드라이버; 및상기 데이터 드라이버와 상기 게이트 드라이버의 동작을 제어하는 타이밍 제어기;를 포함하고,상기 데이터 드라이버는, 상기 데이터 신호로서, 각 화소에 결합된 발광 소자에 요구되는 계조에 따라 제2 트랜지스터의 제어 단자에 제2 단자가 연결된 제1 트랜지스터의 제1 단자에 복수 레벨들 가진 PAM(pulse amplitude modulation) 신호를 인가하고,상기 게이트 드라이버는, 상기 스캔 신호로서, 상기 계조에 따라 단일 프레임 내 복수의 서브 프레임들을 가진 PWM(pulse width modulation) 신호를 상기 제1 트랜지스터의 제어 단자에 인가하며,상기 PAM 신호에서 선택된 어느 하나의 레벨의 PAM 신호가 상기 제1 트랜지스터의 턴온 시간 또는 각 서브프레임 동안에 상기 발광 소자에 계조 전류를 공급하는 상기 제2 트랜지스터의 제어 단자에 인가되는, 디스플레이 모듈
|
| 15 |
15
청구항 14에 있어서,상기 PWM 신호의 서브 프레임들의 개수는 적어도 하나의 화소 또는 적어도 하나의 화소에 포함되는 서브화소에 대하여 설정된 계조 데이터의 비트수보다 작은, 디스플레이 모듈
|
| 16 |
16
청구항 14에 있어서,상기 화소 또는 서브화소의 발광 소자를 전류 구동하는 화소 회로는,상기 발광 소자와 제1 전원전압에 제1 단자와 제2 단자가 각각 연결되는 제2 트랜지스터;상기 제2 트랜지스터의 제어 단자에 제2 단자가 연결되고 제1 단자가 데이터 라인에 연결되는 제1 트랜지스터; 및상기 제1 전원전압에 제1 단자가 연결되고 상기 제1 트랜지스터의 제2 단자와 상기 제2 트랜지스터의 제어 단자에 제2 단자가 공통 연결되는 커패시터;를 구비하는 디스플레이 모듈
|
| 17 |
17
청구항 16에 있어서,상기 화소 회로는 제3 트랜지스터를 더 포함하고, 상기 제3 트랜지스터의 제1 단자는 상기 제1 전원전압에 연결되고, 상기 제3 트랜지스터의 제2 단자는 상기 커패시터의 제2 단자와 상기 제1 트랜지스터의 제2 단자와 상기 제2 트랜지스터의 제2 제어 단자에 공통 연결되며, 상기 커패시터는 상기 제3 트랜지스터의 턴온 구간에서 충전되는, 디스플레이 모듈
|
| 18 |
18
청구항 16에 있어서,상기 화소 회로는 상기 발광 소자 및 상기 커패시터의 제1 단자의 공통 연결점과 상기 제1 전원전압과의 사이에 직렬 연결되는 제3 트랜지스터를 더 포함하는, 디스플레이 모듈
|
| 19 |
19
청구항 18에 있어서,상기 제3 트랜지스터는 상기 발광 소자의 발광 시간이 상기 어느 하나의 PWM 신호를 인가하는 스캔 시간과 중첩될 때 턴오프되는, 디스플레이 모듈
|
| 20 |
20
청구항 14에 있어서,상기 데이터 드라이버에 구비되는 디코더의 출력 채널 개수는 미리 설정되는 소정 비트로 표현가능한 계조의 개수보다 작은, 디스플레이 모듈
|
