맞춤기술찾기

이전대상기술

멀티 코어 프로세서 칩 및 멀티 코어 프로세서 칩에서의 네트워크 인터페이스 처리 방법

  • 기술번호 : KST2023001880
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 멀티 코어 프로세서 칩 및 그 장치에서의 인터페이스 처리 방법을 개시한다. 본 발명의 실시예에 따른 멀티 코어 프로세서 칩은, 메시 네트워크를 형성하는 복수의 프로세서 코어들 및 복수의 프로세서 코어들 각각에 대응되는 복수의 라우터들을 포함하되, 복수의 라우터들 각각은, 대응되는 프로세서 코어 및 인접 라우터들 간의 주 데이터 및 보조 데이터를 통합 인터커넥팅할 수 있다.
Int. CL H04L 49/109 (2022.01.01) H04L 45/24 (2022.01.01) G06F 13/38 (2006.01.01) G06F 15/78 (2006.01.01)
CPC H04L 49/109(2013.01) H04L 45/24(2013.01) G06F 13/382(2013.01) G06F 15/7825(2013.01)
출원번호/일자 1020220137223 (2022.10.24)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2023-0062394 (2023.05.09) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020210146670   |   2021.10.29
법적상태 공개
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 N
심사청구항수 20

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김주엽 대전광역시 유성구
2 정재훈 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 (유)한양특허법인 대한민국 서울특별시 강남구 논현로**길 **

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2022.10.24 수리 (Accepted) 1-1-2022-1118517-57
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
메시 네트워크를 형성하는 복수의 프로세서 코어들; 및복수의 프로세서 코어들 각각에 대응되는 복수의 라우터들을 포함하되, 복수의 라우터들 각각은, 대응되는 프로세서 코어 및 인접 라우터들 간의 주 데이터 및 보조 데이터를 통합 인터커넥팅하는, 멀티 코어 프로세서 칩
2 2
제1 항에 있어서, 복수의 라우터들 각각은, 대응되는 프로세서 코어와의 접속 처리하는 로컬 인터페이스; 및인접 라우터들과의 접속 처리하는 글로벌 인터페이스를 포함하는, 멀티 코어 프로세서 칩
3 3
제2 항에 있어서, 로컬 인터페이스는, 대응하는 프로세서 코어 및 글로벌 인터페이스 간의 주 데이터를 송수신 처리하는 주 데이터 전송 인터페이스; 및 대응하는 프로세서 코어 및 글로벌 인터페이스 간의 보조 데이터를 송수신 처리하는 보조 데이터 전송 인터페이스를 포함하는, 멀티 코어 프로세서 칩
4 4
제3 항에 있어서, 보조 데이터 전송 인터페이스는, 전력 제어 인터페이스, 인터럽트 제어 인터페이스 및 디버그 제어 인터페이스 중 적어도 하나를 포함하는, 멀티 코어 프로세서 칩
5 5
제4 항에 있어서, 보조 데이터는, 전력, 인터럽트 및 디버깅 중 적어도 하나를 포함하는 제어 타입이 기록되는 헤더 및 제어 신호가 기록되는 페이로드를 포함하는 패킷인, 멀티 코어 프로세서 칩
6 6
제5 항에 있어서, 글로벌 인터페이스는, 동서남북 각각으로 인접하는 라우터들 각각과 주 데이터 전송 경로 및 보조 데이터 전송 경로를 통해 연결되고, 미리 저장된 메시 네트워크의 좌표 데이터를 기반으로 송수신 요청된 패킷의 라우팅 경로를 결정하는, 멀티 코어 프로세서 칩
7 7
제6 항에 있어서, 글로벌 인터페이스는, 로컬 인터페이스로부터 전송된 패킷의 전송 경로를 결정 및 디코딩하여 결정된 전송 경로로 전송하거나, 동일한 인접 라우터로 동시에 주 데이터 및 보조 데이터의 전송 요청이 수신될 경우, 보조 데이터의 라우팅을 우선적으로 결정하는, 멀티 코어 프로세서 칩
8 8
제6 항에 있어서, 패킷은, 목적지 식별자를 포함하는 헤더를 포함하고, 글로벌 인터페이스는, 인접한 라우터로부터 수신된 패킷의 헤더에 상응하도록 다른 인접 라우터로 전송하거나, 로컬 인터페이스로 전송하는, 멀티 코어 프로세서 칩
9 9
메시 네트워크를 형성하는 복수의 프로세서 코어들을 포함하는 멀티 코어 프로세서 칩에서의 네트워크 인터페이스 처리 방법에 있어서, 복수의 프로세서 코어들 각각에 대응되는 복수의 라우터들에 의해, 프로세서 코어 및 인접 라우터들 간의 주 데이터 및 보조 데이터를 통합 인터커넥팅하는, 멀티 코어 프로세서 칩에서의 네트워크 인터페이스 처리 방법
10 10
제9 항에 있어서, 대응되는 프로세서 코어와의 로컬 접속 처리하는 단계; 및인접 라우터들과의 글로벌 접속 처리하는 단계 중 하나를 포함하는, 멀티 코어 프로세서 칩에서의 네트워크 인터페이스 처리 방법
11 11
제10 항에 있어서, 로컬 접속 처리하는 단계는, 대응하는 프로세서 코어 및 글로벌 인터페이스 간의 주 데이터를 송수신 처리하는 주 데이터 전송 인터페이스 단계; 및 대응하는 프로세서 코어 및 글로벌 인터페이스 간의 보조 데이터를 송수신 처리하는 보조 데이터 전송 인터페이스 단계를 포함하는, 멀티 코어 프로세서 칩에서의 네트워크 인터페이스 처리 방법
12 12
제11 항에 있어서, 보조 데이터 전송 인터페이스 단계는, 전력 제어, 인터럽트 제어 및 디버그 제어 중 적어도 하나를 송수신 처리하는, 멀티 코어 프로세서 칩에서의 네트워크 인터페이스 처리 방법
13 13
제12 항에 있어서, 보조 데이터는, 전력, 인터럽트 및 디버깅 중 적어도 하나를 포함하는 제어 타입이 기록되는 헤더 및 제어 신호가 기록되는 페이로드를 포함하는 패킷인, 멀티 코어 프로세서 칩
14 14
제13 항에 있어서, 라우터는, 동서남북 각각으로 인접하는 라우터들 각각과 주 데이터 전송 경로 및 보조 데이터 전송 경로를 통해 연결되고, 글로벌 접속 처리하는 단계는, 미리 저장된 메시 네트워크의 좌표 데이터를 기반으로 송수신 요청된 패킷의 라우팅 경로를 결정하는, 멀티 코어 프로세서 칩에서의 네트워크 인터페이스 처리 방법
15 15
제14 항에 있어서, 글로벌 접속 처리하는 단계는, 대응하는 프로세서 코어로부터 전송된 패킷의 전송 경로를 결정 및 디코딩하여 결정된 전송 경로로 전송하는 단계를 수행하되, 동일한 인접 라우터로 동시에 주 데이터 및 보조 데이터의 전송 요청이 수신될 경우, 보조 데이터의 라우팅을 우선적으로 결정하는, 멀티 코어 프로세서 칩에서의 네트워크 인터페이스 처리 방법
16 16
제14 항에 있어서, 패킷은, 목적지 식별자를 포함하는 헤더를 포함하고, 글로벌 접속 처리하는 단계는, 인접한 라우터로부터 수신된 패킷의 헤더에 상응하도록 다른 인접 라우터로 전송하거나, 로컬 인터페이스로 전송하는, 멀티 코어 프로세서 칩에서의 네트워크 인터페이스 처리 방법
17 17
메시 네트워크를 형성하는 복수의 프로세서 코어들 각각에 대응되도록 복수 개 구비되며, 대응되는 프로세서 코어 및 인접 라우터 장치들 간의 주 데이터 및 보조 데이터를 통합 인터커넥팅하되, 대응되는 프로세서 코어와의 접속 처리하는 로컬 인터페이스; 및인접 라우터들과의 접속 처리하는 글로벌 인터페이스를 포함하는, 온칩 네트워크에서의 라우팅 장치
18 18
제17 항에 있어서, 로컬 인터페이스는, 대응하는 프로세서 코어 및 글로벌 인터페이스 간의 주 데이터를 송수신 처리하는 주 데이터 전송 인터페이스; 및 대응하는 프로세서 코어 및 글로벌 인터페이스 간의 보조 데이터를 송수신 처리하는 보조 데이터 전송 인터페이스를 포함하는, 온칩 네트워크에서의 라우팅 장치
19 19
제18 항에 있어서, 보조 데이터는, 전력, 인터럽트 및 디버깅 중 적어도 하나를 포함하는 제어 타입이 기록되는 헤더 및 제어 신호가 기록되는 페이로드를 포함하는 패킷인, 온칩 네트워크에서의 라우팅 장치
20 20
제17 항에 있어서, 글로벌 인터페이스는, 동서남북 각각으로 인접하는 라우터들 각각과 주 데이터 전송 경로 및 보조 데이터 전송 경로를 통해 연결되어, 미리 저장된 메시 네트워크의 좌표 데이터를 기반으로 송수신 요청된 패킷의 라우팅 경로를 결정하되, 로컬 인터페이스로부터 전송된 패킷의 전송 경로를 결정 및 디코딩하여 결정된 전송 경로로 전송하거나, 인접한 라우터로부터 수신된 패킷의 헤더에 기록된 목적지에 상응하도록 다른 인접 라우터로 전송하거나, 로컬 인터페이스로 전송하는, 온칩 네트워크에서의 라우팅 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 한국전자통신연구원 슈퍼컴퓨터 개발 선도사업 슈퍼컴퓨터 초고성능 CPU 프로세서 반도체 기술 개발