| 1 |
1
센서로부터 아날로그 신호를 수신하고, 상기 아날로그 신호를 시간 단위로 샘플링하여 상기 아날로그 신호의 크기를 샘플링 주기동안 홀드시키는 샘플 홀드 회로; 상기 샘플 홀드 회로와 연결되고, 상기 샘플 홀드 회로로부터 수신한 샘플 홀드된 아날로그 신호를 제1 이득만큼 증폭하는 다이나믹 증폭기; 디코더로부터 입력된 디지털 신호를 아날로그 신호로 변환하는 DAC(Digital to Analog Converter); 상기 다이나믹 증폭기 및 상기 DAC에 연결되고, 상기 다이나믹 증폭기의 출력 신호와 상기 DAC의 출력 신호의 차를 계산하고, 상기 차를 제2 이득만큼 증폭하는 잔차 증폭기; 상기 잔차 증폭기와 연결되고, 상기 잔차 증폭기의 출력 신호를 디지털 신호로 변환하는 ADC(Analog to Digital Converter); 및 상기 ADC와 연결되고, 상기 ADC의 출력 신호를 입력으로 하여 디지털 데이터로 디코딩하는 디코더를 포함하는 동적 고해상도 ADC
|
| 2 |
2
제1항에 있어서, 상기 제1 이득은, 매 샘플링 주기마다 초기값으로 초기화되고, 상기 ADC의 입력 신호가 상기 ADC가 입력 받을 수 있는 입력 신호의 범위를 초과하여 클리핑(clipping)이 발생할 때마다 상기 초기값에서 1/2 배씩 감소되는, 동적 고해상도 ADC
|
| 3 |
3
제1항에 있어서, 상기 디코더는, 상기 ADC의 입력 신호가 상기 ADC가 입력 받을 수 있는 입력 신호의 범위를 초과하여 클리핑이 발생할 때마다, 상기 제1 이득이 상기 제1 이득의 초기 값으로부터 1/2 배씩 감소되도록 제어하는, 동적 고해상도 ADC
|
| 4 |
4
제1항에 있어서,상기 제2 이득은,초기 값이 1이고, 매 샘플링 주기마다 1로 초기화되고,상기 ADC의 입력 신호가 상기 ADC가 입력 받을 수 있는 입력 신호의 범위 이내라서 클리핑이 발생하지 않는 경우, 상기 클리핑이 발생하지 않을 때의 상기 ADC 출력으로 결정되는, 동적 고해상도 ADC
|
| 5 |
5
제1항에 있어서, 상기 디코더는, 상기 ADC의 입력 신호가 상기 ADC가 입력 받을 수 있는 입력 신호의 범위 이내라서 클리핑이 발생하지 않는 경우, 상기 제2 이득이 상기 클리핑이 발생하지 않을 때의 상기 ADC 출력으로 결정되도록 제어하는, 동적 고해상도 ADC
|
| 6 |
6
제1항에 있어서, 상기 DAC는, 출력 초기값이 0이고, 매 샘플링 주기마다 초기값으로 초기화되고, 상기 ADC의 출력 신호를 상기 디코더로부터 입력으로 받아 아날로그 신호로 변환하는, 동적 고해상도 ADC
|
| 7 |
7
제1항에 있어서, 상기 디코더는, 상기 다이나믹 증폭기의 제1 이득 및 상기 잔차 증폭기의 제2 이득을 제어하고, 상기 제2 이득이 1일 때의 상기 ADC의 출력 신호와 상기 제2 이득이 1이 아닐 때의 상기 ADC의 출력 신호에 기초하여 상기 디지털 데이터로 디코딩하는, 동적 고해상도 ADC
|
| 8 |
8
동적 고해상도 ADC에의해 수행되는 아날로그 디지털 변환 방법에 있어서,센서로부터 아날로그 신호를 수신한 샘플 홀드 회로에 의해, 상기 아날로그 신호를 샘플링하여 샘플링 주기동안 상기 아날로그 신호의 크기를 홀드시키는 샘플 홀드 단계; 상기 샘플 홀드 회로로부터 샘플 홀드된 아날로그 신호를 수신한 다이나믹 증폭기가 샘플 홀드된 아날로그 신호의 크기를 증폭하고, 상기 다이나믹 증폭기와 DAC에 연결되어 입력된 두 신호의 차를 증폭하는 잔차 증폭기 및 상기 잔차 증폭기에 연결된 ADC에 의해, 크기가 증폭된 샘플 홀드된 아날로그 신호를 제1 디지털 신호로 변환하는 단계; 상기 샘플 홀드된 아날로그 신호 중에서 상기 제1 디지털 신호로 변환되지 않은 신호를 상기 ADC가 제2 디지털 신호로 변환하는 단계; 및 상기 ADC에 연결된 디코더에 의해, 상기 제1 디지털 신호 및 상기 제2 디지털 신호에 기초하여 상기 아날로그 신호를 디지털 데이터로 디코딩하는 단계를 포함하는 아날로그 디지털 변환 방법
|
| 9 |
9
제8항에 있어서, 상기 제1 디지털 신호는, 상기 ADC가 입력 받을 수 있는 입력 신호의 범위로 상기 샘플 홀드된 아날로그 신호가 제어되고, 제어된 샘플 홀드된 아날로그 신호를 디지털 신호로 변환한 신호인, 아날로그 디지털 변환 방법
|
| 10 |
10
제8항에 있어서, 상기 제1 디지털 신호로 변환하는 단계는, 상기 다이나믹 증폭기의 제1 이득 및 상기 잔차 증폭기의 제2 이득을 기초로 상기 샘플 홀드된 아날로그 신호를 입력으로한 ADC의 출력 신호가 상기 ADC의 최대 출력 신호인지 여부를 판단하는 (a)단계; 상기 샘플 홀드된 아날로그 신호를 입력으로한 ADC의 출력 신호가 상기 ADC의 최대 출력 신호인 경우, 상기 제1 이득을 현재 제1 이득의 1/2 배로 제어하는 (b)단계;루프 수가 최대 확장 비트 수보다 작은지 여부를 판단하는 (c)단계;상기 루프 수가 최대 확장 비트 수인 경우, 제어된 제1 이득, 상기 최대 확장 비트 수 및 상기 제2 이득에 기초하여 상기 ADC가 상기 샘플 홀드된 아날로그 신호를 상기 제1 디지털 신호로 변환하는 (d)단계를 포함하는 아날로그 디지털 변환 방법
|
| 11 |
11
제10항에 있어서,상기 샘플 홀드된 아날로그 신호를 입력으로한 ADC의 출력 신호가 상기 ADC의 최대 출력 신호보다 작은 경우, 확장 비트 수를 루프 수로 결정하고, 상기 제2 이득을 상기 제1 디지털 신호로 제어하는 (e)단계를 더 포함하는 아날로그 디지털 변환 방법
|
| 12 |
12
제10항에 있어서,상기 루프 수가 최대 확장 비트 수 미만인 경우, 상기 루프 수를 1 증가시키고, 상기 (a) 단계 내지 상기 (d)단계를 반복하는 (f)단계를 더 포함하는 아날로그 디지털 변환 방법
|
| 13 |
13
제10항에 있어서,상기 제1 이득은, 매 샘플링 주기마다 초기값으로 초기화되고,상기 제2 이득은,초기값이 1이고, 매 샘플링 주기마다 초기값으로 초기화되는, 아날로그 디지털 변환 방법
|
| 14 |
14
제8항에 있어서, 상기 제2 디지털 신호로 변환하는 단계는, 상기 다이나믹 증폭기가 증폭한 샘플 홀드된 아날로그 신호와 상기 DAC에 의해 아날로그 신호로 변환된 제1 디지털 신호의 차를 제2 이득만큼 증폭하는 단계;상기 ADC가 증폭된 신호를 제2 디지털 신호로 변환하는 단계를 포함하는 아날로그 디지털 변환 방법
|
