| 1 |
1
복수의 메모리 다이가 적층된 메모리 칩 패키지에서 각 메모리 다이의 데이터 전송 구동 회로에 대한 출력 임피던스 보정 방법에서, 상기 데이터 전송 구동 회로의 전원전압을 공급하는 전원단과 접지단 사이에 연결된 기준 저항과 다이오드 연결된 제1 트랜지스터를 통해 기준 전류를 생성하는 단계, 상기 기준 전류에 대응하는 복수의 제1 전류를 각 메모리 다이의 풀업 드라이버에 공급하는 단계, 상기 복수의 메모리 다이 각각에서 상기 복수의 제1 전류에 의해 형성되는 제1 전압과 상기 기준 전류에 의해 형성되는 기준 전압을 비교하여 해당 메모리 다이의 풀업 드라이버의 출력 임피던스를 보정하는 단계, 그리고 상기 복수의 메모리 다이 각각에서 보정된 풀업 드라이버의 출력 임피던스를 기준으로 상기 해당 메모리 다이의 풀다운 드라이버의 출력 임피던스를 보정하는 단계를 포함하는 출력 임피던스 보정 방법
|
| 2 |
2
제1항에서, 상기 공급하는 단계는 상기 제1 트랜지스터와 전류 미러를 형성하는 복수의 제2 트랜지스터를 통해 상기 복수의 제1 전류를 각각 생성하는 단계를 포함하는 출력 임피던스 보정 방법
|
| 3 |
3
제2항에서, 상기 복수의 제2 트랜지스터 각각은 각 메모리 다이의 풀업 드라이버와 접지단 사이에 연결되며, 상기 제1 전압은 각 메모리 다이의 풀업 드라이버와 각 제2 트랜지스터 사이의 노드의 전압인 출력 임피던스 보정 방법
|
| 4 |
4
제1항에서, 상기 공급하는 단계는 상기 제1 트랜지스터와 전류 미러를 형성하는 제2 트랜지스터를 통해 상기 기준 전류에 대응하는 제2 전류를 생성하는 단계, 상기 전원단과 상기 제2 트랜지스터 사이에 연결되는 제3 트랜지스터와 전류 미러를 형성하는 복수의 제4 트랜지스터를 통해 복수의 제3 전류를 생성하는 단계, 그리고 상기 복수의 제4 트랜지스터와 접지단 사이에 각각 연결되는 복수의 제5 트랜지스터 각각과 전류 미러를 형성하는 복수의 제6 트랜지스터를 통해 상기 복수의 제1 전류를 생성하는 단계를 포함하는 출력 임피던스 보정 방법
|
| 5 |
5
제4항에서,상기 복수의 제6 트랜지스터 각각은 각 메모리의 다이의 풀업 드라이버와 접지단 사이에 연결되며, 상기 제1 전압은 각 메모리 다이의 풀업 드라이버와 각 제6 트랜지스터 사이의 노드의 전압인 출력 임피던스 보정 방법
|
| 6 |
6
제1항에서,상기 풀업 드라이버의 출력 임피던스를 보정하는 단계는 상기 복수의 메모리 다이 각각에서 동시에 해당 풀업 드라이버의 출력 임피던스를 보정하는 단계를 포함하는 출력 임피던스 보정 방법
|
| 7 |
7
복수의 메모리 다이가 적층된 메모리 칩 패키지에서 각 메모리 다이의 데이터 전송 구동 회로에 대한 출력 임피던스 보정 장치에서, 상기 데이터 전송 구동 회로의 전원전압을 공급하는 전원단과 접지단 사이에 연결된 기준 저항과 다이오드 연결된 제1 트랜지스터를 통해 생성되는 기준 전류에 대응하는 제1 전류에 의해 풀업 드라이버에 공급되는 제1 전압과 상기 기준 전류에 의해 형성되는 기준 전압을 비교하여 상기 풀업 드라이버의 출력 임피던스를 보정하는 풀업 보정부, 그리고 상기 각 메모리 다이에서 보정된 풀업 드라이버의 출력 임피던스를 기준으로 풀다운 드라이버의 출력 임피던스를 보정하는 풀다운 보정부를 포함하는 출력 임피던스 보정 장치
|
| 8 |
8
제7항에서, 상기 풀업 보정부는 상기 제1 트랜지스터와 전류 미러를 형성하여 상기 제1 전류를 상기 풀업 드라이버에 공급하는 제2 트랜지스터를 포함하는 출력 임피던스 보정 장치
|
| 9 |
9
제7항에서,상기 기준 신호 생성부는 상기 제1 트랜지스터와 전류 미러를 형성하여 상기 기준 전류에 대응하는 제2 전류를 생성하는 제2 트랜지스터, 상기 전원단과 상기 제2 트랜지스터 사이에 연결되는 제3 트랜지스터, 그리고 상기 제3 트랜지스터와 전류 미러를 형성하여 복수의 제3 전류를 생성하는 복수의 제4 트랜지스터를 더 포함하는 출력 임피던스 보정 장치
|
| 10 |
10
제9항에서,상기 풀업 보정부는 상기 복수의 제4 트랜지스터 중 하나와 접지단 사이에 연결되는 제5 트랜지스터, 그리고 상기 제5 트랜지스터와 전류 미러를 형성하여 상기 제1 전류를 상기 풀업 드라이버에 공급하는 제6 트랜지스터를 포함하는 출력 임피던스 보정 장치
|
| 11 |
11
제7항에서, 상기 풀업 보정부는 상기 제1 전압과 상기 기준 전압을 비교하는 풀업 비교부, 그리고 상기 제1 전압과 상기 기준 전압의 비교 결과를 토대로 상기 풀업 드라이버의 출력 임피던스를 보정하는 풀업 보정 제어부를 포함하는 출력 임피던스 보정 장치
|
| 12 |
12
제7항에서, 상기 각 메모리 다이의 풀업 보정부는 상기 풀업 드라이버의 출력 임피던스를 동시에 보정하는 출력 임피던스 보정 장치
|
| 13 |
13
제7항에서, 상기 기준 저항과 다이오드 연결된 제1 트랜지스터를 통해 흐르는 기준 전류에 의해 상기 기준 전압을 생성하는 기준 신호 생성부를 더 포함하고, 상기 기준 신호 생성부는 상기 복수의 메모리 다이 중 하나의 메모리 다이에 형성되는 출력 임피던스 보정 장치
|
| 14 |
14
제13항에서, 상기 각 메모리 다이의 풀업 보정부는 상기 기준 전압을 공유하는 출력 임피던스 보정 장치
|
| 15 |
15
제7항에서, 상기 각 메모리 다이의 풀다운 보정부는 상기 풀다운 드라이버의 출력 임피던스를 동시에 보정하는 출력 임피던스 보정 장치
|
