| 1 |
1
6개의 덧셈기로 이루어진 임계 경로 길이를 가진 SHA-256 양자 회로를 수신하는 수신부; 및상기 수신된 SHA-256 양자 회로에 경로 균형 기법(path balancing technique)을 적용하여 상기 임계 경로 길이를 제1 값으로 줄인 제1 SHA-256 양자 회로를 설계하고, 상기 제1 SHA-256 양자 회로에 d+T1 값이 먼저 출력되도록 적용하여 상기 임계 경로 길이를 제2 값으로 줄인 제2 SHA-256 양자 회로를 설계하는 설계부를 포함하는, SHA-256 양자 회로 설계 장치
|
| 2 |
2
제1항에 있어서,상기 설계부는,상기 경로 균형 기법을 일정 횟수 이상 반복 적용하여 T1 값을 먼저 출력하는 상기 제1 양자 회로를 설계하는, SHA-256 양자 회로 설계 장치
|
| 3 |
3
제1항에 있어서,상기 설계부는,한 라운드 당 11번의 덧셈과 1번의 뺄셈이 이루어지는 상기 제2 SHA-256 양자 회로를 설계하는, SHA-256 양자 회로 설계 장치
|
| 4 |
4
제3항에 있어서,상기 설계부는,라운드 함수 알고리즘에서 8개의 덧셈기 회로와 1개의 뺄셈기 회로가 사용되고, 메시지 스케줄 알고리즘에서 3개의 덧셈기 회로가 사용되는 상기 제2 SHA-256 양자 회로를 설계하는, SHA-256 양자 회로 설계 장치
|
| 5 |
5
제1항에 있어서,상기 설계부는,상기 경로 균형 기법이 적용되어 총 65번 반복 수행되는 상기 제2 SHA-256 양자 회로를 설계하는, SHA-256 양자 회로 설계 장치
|
| 6 |
6
제1항에 있어서,상기 설계부는,한 라운드 당 상기 임계 경로 길이가 3인 상기 제2 SHA-256 양자 회로를 설계하는, SHA-256 양자 회로 설계 장치
|
| 7 |
7
6개의 덧셈기로 이루어진 임계 경로 길이를 가진 SHA-256 양자 회로를 수신하는 단계;상기 수신된 SHA-256 양자 회로에 경로 균형 기법(path balancing technique)을 적용하여 상기 임계 경로 길이를 제1 값으로 줄인 제1 SHA-256 양자 회로를 설계하는 단계; 및상기 제1 SHA-256 양자 회로에 d+T1 값이 먼저 출력되도록 적용하여 상기 임계 경로 길이를 제2 값으로 줄인 제2 SHA-256 양자 회로를 설계하는 단계를 포함하는, SHA-256 양자 회로 설계 방법
|
| 8 |
8
제7항에 있어서,상기 제1 SHA-256 양자 회로를 설계하는 단계는,상기 경로 균형 기법을 일정 횟수 이상 반복 적용하여 T1 값을 먼저 출력하는 상기 제1 SHA-256 양자 회로를 설계하는, SHA-256 양자 회로 설계 방법
|
| 9 |
9
제7항에 있어서,상기 제2 SHA-256 양자 회로를 설계하는 단계는,한 라운드 당 11번의 덧셈과 1번의 뺄셈이 이루어지는 상기 제2 SHA-256 양자 회로를 설계하는, SHA-256 양자 회로 설계 방법
|
| 10 |
10
제9항에 있어서,상기 제2 SHA-256 양자 회로를 설계하는 단계는,라운드 함수 알고리즘에서 8개의 덧셈기 회로와 1개의 뺄셈기 회로가 사용되고, 메시지 스케줄 알고리즘에서 3개의 덧셈기 회로가 사용되는 상기 제2 SHA-256 양자 회로를 설계하는, SHA-256 양자 회로 설계 방법
|
| 11 |
11
제7항에 있어서,상기 제2 SHA-256 양자 회로를 설계하는 단계는,상기 경로 균형 기법이 적용되어 총 65번 반복 수행되는 상기 제2 SHA-256 양자 회로를 설계하는, SHA-256 양자 회로 설계 방법
|
| 12 |
12
제7항에 있어서,상기 제2 SHA-256 양자 회로를 설계하는 단계는,한 라운드 당 상기 임계 경로 길이가 3인 상기 제2 SHA-256 양자 회로를 설계하는, SHA-256 양자 회로 설계 방법
|
