1 |
1
데이터를 입력 받아 복수의 위상으로 각각 샘플링하여 업(UP) 또는 다운(DN) 신호를 출력하는 BBPD(Bang-Bang Phase Detector); 현재 모드(MODE) 상태를 알려주는 모드 신호와 상기 업(UP) 또는 다운(DN) 신호를 기준으로 현재 주파수와 타겟 주파수의 비교에 따른 슬로우(SLOW) 신호 및 상기 업(UP) 또는 다운(DN) 신호를 일렬화시킨(Serialize) UP DN 신호를 출력하는 FD(Frequency Detector); 상기 FD에서 출력되는 신호들을 입력 받아 업 커런트(UP Current) 또는 다운 커런트(DN Current)를 출력하는 차지 펌프(Charge Pump); 상기 차지 펌프의 출력에 따른 전압을 입력 받아 복수의 위상을 출력하는 VCO(Voltage Controlled Oscillator); 및 상기 VCO에서 출력되는 위상을 기준 클럭과 비교하여 락(Lock)되었는지 여부를 판단하는 락 검출기(Lock Detector)를 포함하고, 상기 BBPD는, 쿼터 레이트 동작을 위해 데이터를 0°, 45°, 90°, 135°, 180°, 225°, 270°, 315°의 복수의 위상에서 샘플링하고, 샘플링된 데이터를 복수의 위상에 따라 상응하는 클럭에 동기화 시키고 -0° 45° 90°에 샘플링된 데이터는 클럭0에, 90° 135° 180°은 클럭90에, 180° 225° 270°은 클럭180에, 270° 315° 0°은 클럭270에 각각 동기화 시킴-, 동기화된 클럭 정보를 XOR 게이트를 이용하여 업(UP) 또는 다운(DN) 신호를 출력하는 단일 루프 CDR
|
2 |
2
삭제
|
3 |
3
제1항에 있어서,상기 차지 펌프는, 락 타임(Lock Time)을 감소시키기 위해 상기 FD의 모드 신호 및 슬로우 신호에 따라 업 커런트 또는 다운 커런트를 조절하고, 타겟 프리퀀시에 도달하면 업 커런트를 조절하여 타겟 프리퀀시를 벗어나더라도 상기 BBPD가 방향을 가지도록 하는 단일 루프 CDR
|
4 |
4
제1항에 있어서,상기 락 검출기는, 락 이전 BBPD의 출력이 랜덤하여 상기 차지 펌프의 UP 또는 DN 신호의 횟수는 동일하고, 상기 VCO의 컨트롤 전압이 증가하며, 락 이후 데이터 레이트가 변하면 락이 풀렸다고 판단하고 모드 상태를 리셋시켜 주파수 습득을 처음부터 다시 수행하는 단일 루프 CDR
|
5 |
5
BBPD(Bang-Bang Phase Detector)가 데이터를 입력 받아 복수의 위상으로 각각 샘플링하여 업(UP) 또는 다운(DN) 신호를 출력하는 단계; FD(Frequency Detector)가 현재 모드(MODE) 상태를 알려주는 모드 신호와 상기 업(UP) 또는 다운(DN) 신호를 기준으로 현재 주파수와 타겟 주파수의 비교에 따른 슬로우(SLOW) 신호 및 상기 업(UP) 또는 다운(DN) 신호를 일렬화시킨(Serialize) UP DN 신호를 출력하는 단계; 차지 펌프(Charge Pump)가 상기 FD에서 출력되는 신호들을 입력 받아 업 커런트(UP Current) 또는 다운 커런트(DN Current)를 출력하는 단계; VCO(Voltage Controlled Oscillator)가 상기 차지 펌프의 출력에 따른 전압을 입력 받아 복수의 위상을 출력하는 단계; 및 락 검출기(Lock Detector)가 상기 VCO에서 출력되는 위상을 기준 클럭과 비교하여 락(Lock)되었는지 여부를 판단하는 단계 를 포함하고, 상기 BBPD(Bang-Bang Phase Detector)가 데이터를 입력 받아 복수의 위상으로 각각 샘플링하여 업(UP) 또는 다운(DN) 신호를 출력하는 단계는, 쿼터 레이트 동작을 위해 데이터를 0°, 45°, 90°, 135°, 180°, 225°, 270°, 315°의 복수의 위상에서 샘플링하고, 샘플링된 데이터를 복수의 위상에 따라 상응하는 클럭에 동기화 시키고 -0° 45° 90°에 샘플링된 데이터는 클럭0에, 90° 135° 180°은 클럭90에, 180° 225° 270°은 클럭180에, 270° 315° 0°은 클럭270에 각각 동기화 시킴-, 동기화된 클럭 정보를 XOR 게이트를 이용하여 업(UP) 또는 다운(DN) 신호를 출력하는단일 루프 CDR 회로의 동작 방법
|
6 |
6
삭제
|
7 |
7
제5항에 있어서,상기 차지 펌프가 상기 FD에서 출력되는 신호들을 입력 받아 업 커런트(UP Current) 또는 다운 커런트(DN Current)를 출력하는 단계는, 락 타임(Lock Time)을 감소시키기 위해 상기 FD의 모드 신호 및 슬로우 신호에 따라 업 커런트 또는 다운 커런트를 조절하고, 타겟 프리퀀시에 도달하면 업 커런트를 조절하여 타겟 프리퀀시를 벗어나더라도 상기 BBPD가 방향을 가지도록 하는 단일 루프 CDR 회로의 동작 방법
|
8 |
8
제5항에 있어서,상기 락 검출기가 상기 VCO에서 출력되는 위상을 기준 클럭과 비교하여 락되었는지 여부를 판단하는 단계는, 락 이전 BBPD의 출력이 랜덤하여 상기 차지 펌프의 UP 또는 DN 신호의 횟수는 동일하고, 상기 VCO의 컨트롤 전압이 증가하며, 락 이후 데이터 레이트가 변하면 락이 풀렸다고 판단하고 모드 상태를 리셋시켜 주파수 습득을 처음부터 다시 수행하는단일 루프 CDR 회로의 동작 방법
|