| 1 |
1
복수의 공통 레벨()을 통해 제로 레벨을 제외한 복수의 차등 레벨을 변조하는 PAM-5 신호를 생성하는 단계; 및 상기 PAM-5 신호 및 PWM-2 신호가 합쳐진 방식으로 심볼당 비트를 전송하는 단계 를 포함하고, 상기 PAM-5 신호 및 PWM-2 신호가 합쳐진 방식의 PWAM 시그널링을 통해 심볼당 비트를 전송하는 단계는, 상기 PAM-5 신호는 듀얼-모드 PAM 드라이버를 통해 듀얼모드로 생성되고, PWAM 시그널링에서 상기 듀얼-모드 PAM 드라이버가 1 비트의 PWM 드라이버를 대체함으로써, 듀얼모드 PAM-5 신호 및 상기 PWM-2 신호에 의한 심볼 레이트 감소로 인해 부족한 최소 펄스 폭을 증가시켜 채널에 의한 ISI가 감소되며, 상기 와 상기 의 차등 레벨은 상기 의 차등 레벨에 겹쳐짐으로써 PWAM 시그널링의 차등 레벨은 상기 PWM-2 신호를 위한 제로 레벨을 포함한 5로 결정되고, 클럭 주파수가 감소되고, 심볼 당 전송 비트 수가 증가하는 PWAM 시그널링 방법
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 PWAM 시그널링의 차등 레벨이 5로 결정되고, 듀얼-모드 PAM 드라이버가 1 비트의 PWM 드라이버를 대체함으로써 전력 효율 및 SNR을 개선하는 PWAM 시그널링 방법
|
| 4 |
4
제1항에 있어서,상기 PWM-2 신호로 인해 심볼 마다 주기적인 링잉 에지(rising edge)가 생성되고, 수신기에서 CDR(clock and data recovery) 대신 PLL(phase-locked loop)로 클럭을 복원하며, 송신기에서 CDR을 위한 인코더를 필요로 하지 않는PWAM 시그널링 방법
|
| 5 |
5
복수의 공통 레벨()을 통해 제로 레벨을 제외한 복수의 차등 레벨을 변조하는 PAM-5 신호를 생성하고, 상기 PAM-5 신호 및 PWM-2 신호를 합쳐진 방식의 PWAM 시그널링을 통해 심볼당 비트를 전송하고, 상기 PAM-5 신호는 듀얼-모드 PAM 드라이버를 통해 듀얼모드로 생성되고, PWAM 시그널링에서 상기 듀얼-모드 PAM 드라이버가 1 비트의 PWM 드라이버를 대체함으로써, 듀얼모드 PAM-5 신호 및 상기 PWM-2 신호에 의한 심볼 레이트 감소로 인해 부족한 최소 펄스 폭을 증가시켜 채널에 의한 ISI가 감소되며, 상기 와 상기 의 차등 레벨은 상기 의 차등 레벨에 겹쳐짐으로써 PWAM 시그널링의 차등 레벨은 상기 PWM-2 신호를 위한 제로 레벨을 포함한 5로 결정되고, 클럭 주파수가 감소되고, 심볼 당 전송 비트 수가 증가하는 송신기
|
| 6 |
6
제5항에 있어서, 직렬-병렬 컨버터(serial to parallel converter)에서 PLL(phase-locked loop)에 의해 생성된 다중-위상(multi-phase)을 입력 받아 직렬 데이터를 복수의 병렬 데이터로 변환하여 변조하는 송신기
|
| 7 |
7
제5항에 있어서, 상기 PWM-2 신호로 인해 심볼 마다 주기적인 링잉 에지(rising edge)가 생성되고, 수신기에서 CDR(clock and data recovery) 대신 PLL(phase-locked loop)로 클럭을 복원함으로써 상기 송신기는 CDR(clock and data recovery)을 위한 인코더를 필요로 하지 않는송신기
|
