맞춤기술찾기

이전대상기술

CMOS 기반 디지털 회로의 설계 및 검증 과정 자동화 프레임워크

  • 기술번호 : KST2023002659
  • 담당센터 : 인천기술혁신센터
  • 전화번호 : 032-420-3580
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 CMOS 기반 디지털 회로의 설계 및 검증 과정 자동화 방법 및 시스템이 제시된다. 본 발명에서 제안하는 CMOS 기반 디지털 회로의 설계 및 검증 과정 자동화 방법은 회로도를 입력 받아 디지털 회로 설계에 따라 미리 정의된 레이아웃 자동화 툴을 사용하여 레이아웃을 자동 생성하는 단계, 상기 자동 생성된 레이아웃에 대하여 검증 프로세스를 통해 검증하는 단계, 상기 검증이 완료되면 시뮬레이션을 위한 회로도 및 레이아웃의 넷리스트가 포함된 파일을 생성하는 단계, 상기 생성된 파일을 이용하여 측정 자동화 툴을 통해 회로의 성능을 확인하기 위한 포스트-레이아웃 시뮬레이션을 수행하는 단계, 미리 정해진 원하는 사양을 충족하는지 여부를 판단하는 단계 및 상기 미리 정해진 원하는 사양을 충족하기 위해 설계 수정이 필요한 경우 전체 프로세스를 반복 수행하는 단계를 포함한다.
Int. CL G06F 30/392 (2020.01.01) G06F 30/394 (2020.01.01) G06F 30/398 (2020.01.01) G06F 30/327 (2020.01.01) G06F 30/3308 (2020.01.01) G06F 115/06 (2020.01.01)
CPC G06F 30/392(2013.01) G06F 30/394(2013.01) G06F 30/398(2013.01) G06F 30/327(2013.01) G06F 30/3308(2013.01) G06F 2115/06(2013.01)
출원번호/일자 1020220128453 (2022.10.07)
출원인 인하대학교 산학협력단
등록번호/일자 10-2545302-0000 (2023.06.14)
공개번호/일자
공고번호/일자 (20230620) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2022.10.07)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 인하대학교 산학협력단 대한민국 인천광역시 미추홀구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 서영교 경기도 부천시 길주로**번길
2 봉하윤 인천광역시 서구
3 조경선 경기도 화성

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 양성보 대한민국 서울특별시 강남구 선릉로***길 ** (논현동) 삼성빌딩 *층(피앤티특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 인하대학교 산학협력단 인천광역시 미추홀구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2022.10.07 수리 (Accepted) 1-1-2022-1057209-35
2 [출원서 등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2022.11.07 수리 (Accepted) 1-1-2022-1179026-15
3 [출원서 등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2022.12.06 수리 (Accepted) 1-1-2022-1312452-84
4 [우선심사신청]심사청구서·우선심사신청서
2022.12.06 수리 (Accepted) 1-1-2022-1310214-88
5 선행기술조사의뢰 취소
Revocation of Request for Prior Art Search
2022.12.08 수리 (Accepted) 9-1-0000-0000000-00
6 [우선심사신청]선행기술조사의뢰서
[Request for Preferential Examination] Request for Prior Art Search
2022.12.09 수리 (Accepted) 9-1-9999-9999999-89
7 [우선심사신청]선행기술조사보고서
[Request for Preferential Examination] Report of Prior Art Search
2022.12.16 수리 (Accepted) 9-1-2022-0019873-71
8 의견제출통지서
Notification of reason for refusal
2023.02.09 발송처리완료 (Completion of Transmission) 9-5-2023-0137098-65
9 [거절이유 등 통지에 따른 의견]의견서·답변서·소명서
2023.03.22 수리 (Accepted) 1-1-2023-0322950-00
10 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2023.03.22 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2023-0322951-45
11 등록결정서
Decision to grant
2023.06.13 발송처리완료 (Completion of Transmission) 9-5-2023-0536799-55
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
CMOS 기반 디지털 회로의 설계 및 검증 과정 자동화 방법에 있어서, 레이아웃 자동 생성 및 검증부를 통해 회로도를 입력 받아 디지털 회로 설계에 따라 미리 정의된 레이아웃 자동화 툴을 사용하여 레이아웃을 자동 생성하는 단계; 레이아웃 자동 생성 및 검증부가 상기 자동 생성된 레이아웃에 대하여 검증 프로세스를 통해 검증하는 단계; 상기 검증이 완료되면 시뮬레이션 수행부를 통해 시뮬레이션을 위한 회로도 및 레이아웃의 넷리스트가 포함된 파일을 생성하는 단계; 시뮬레이션 수행부를 통해 상기 생성된 파일을 이용하여 측정 자동화 툴을 통해 회로의 성능을 확인하기 위한 포스트-레이아웃 시뮬레이션을 수행하는 단계; 설계 수정부를 통해 미리 정해진 원하는 사양을 충족하는지 여부를 판단하는 단계; 및상기 미리 정해진 원하는 사양을 충족하기 위해 설계 수정이 필요한 경우 설계 수정부를 통해 전체 프로세스를 반복 수행하는 단계를 포함하고, 상기 레이아웃 자동 생성 및 검증부를 통해 회로도를 입력 받아 디지털 회로 설계에 따라 미리 정의된 레이아웃 자동화 툴을 사용하여 레이아웃을 자동 생성하는 단계는, 실제 그리드의 값을 원하는 위치에 적용하기 위해 값을 정수 그리드로 변경하는 추상 그리드 시스템를 이용하여, 공정에 관계없이 물리적인 설계규칙 오류가 발생하지 않고, 추상 그리드와 생성된 템플릿을 기반으로 검증 과정과 독립적으로 코드 기반 레이아웃을 생성하며, 상기 레이아웃 자동 생성 및 검증부가 상기 자동 생성된 레이아웃에 대하여 검증 프로세스를 통해 검증하는 단계는, 레이아웃의 성능을 확인하기 위해 회로 시뮬레이터를 사용하여 성능을 측정하기 위한 스파이스 데크 및 측정 명령을 준비하기 위해 Python 기반 GUI 프로그래밍 측정 자동화 툴을 사용하여 측정 매개변수를 지정하고, 자동으로 입력 및 측정 파일을 생성하여 포스트-레이아웃 시뮬레이션을 수행하도록 하며,상기 레이아웃 자동화는 코드 기반 레이아웃 배치 및 라우팅을 허용하여 레이아웃 시간을 감소시키고, 미리 정해진 DRC를 만족하는 요소들로 레이아웃을 자동 생성하므로 DRC 검증 과정을 필요로 하지 않으면서 성능과 전력에는 영향은 미치지 않는CMOS 기반 디지털 회로의 설계 및 검증 과정 자동화 방법
2 2
제1항에 있어서,상기 레이아웃 자동 생성 및 검증부를 통해 회로도를 입력 받아 디지털 회로 설계에 따라 미리 정의된 레이아웃 자동화 툴을 사용하여 레이아웃을 자동 생성하는 단계는, 인스턴스가 생성되어 배치되면 상기 레이아웃 자동 생성에 따른 그리드 값으로 자동 변환되어 배치되고, 상기 레이아웃 자동 생성은 해당 인스턴스의 좌측 하단 모서리를 기준으로 하며, 상응하는 코드를 구현하여 매개변수를 지정하고, 모든 회로의 레이아웃을 각 요소에 대한 템플릿과 결합하여 완성하며, 최종 레이아웃은 배치된 템플릿 간에 라우팅을 통해 결정되는 CMOS 기반 디지털 회로의 설계 및 검증 과정 자동화 방법
3 3
삭제
4 4
제1항에 있어서,상기 시뮬레이션 수행부를 통해 상기 생성된 파일을 이용하여 측정 자동화 툴을 통해 회로의 성능을 확인하기 위한 포스트-레이아웃 시뮬레이션을 수행하는 단계는, Python 기반 측정 자동화 툴은 회로의 성능을 신속하게 측정하고, 원하는 사양에 맞는 디지털 회로를 설계하기 위해 포스트-레이아웃 시뮬레이션을 위한 회로를 수정하고 코드를 생성하는 동안 불필요하게 반복되는 프로세스를 단순화하는 CMOS 기반 디지털 회로의 설계 및 검증 과정 자동화 방법
5 5
CMOS 기반 디지털 회로의 설계 및 검증 과정 자동화 시스템에 있어서, 회로도를 입력 받아 디지털 회로 설계에 따라 미리 정의된 레이아웃 자동화 툴을 사용하여 레이아웃을 자동 생성하고, 상기 자동 생성된 레이아웃에 대하여 검증 프로세스를 통해 검증하는 레이아웃 자동 생성 및 검증부; 상기 검증이 완료되면 시뮬레이션을 위한 회로도 및 레이아웃의 넷리스트가 포함된 파일을 생성하고, 상기 생성된 파일을 이용하여 자동화 툴을 통해 회로의 성능을 확인하기 위한 포스트-레이아웃 시뮬레이션을 수행하는 시뮬레이션 수행부; 미리 정해진 원하는 사양을 충족하는지 여부를 판단하고, 상기 미리 정해진 원하는 사양을 충족하기 위해 설계 수정이 필요한 경우 전체 프로세스를 반복 수행하는 설계 수정부를 포함하고, 상기 레이아웃 자동 생성 및 검증부는, 실제 그리드의 값을 원하는 위치에 적용하기 위해 값을 정수 그리드로 변경하는 추상 그리드 시스템를 이용하여, 공정에 관계없이 물리적인 설계규칙 오류가 발생하지 않고, 추상 그리드와 생성된 템플릿을 기반으로 검증 과정과 독립적으로 코드 기반 레이아웃을 생성하며, 레이아웃의 성능을 확인하기 위해 회로 시뮬레이터를 사용하여 성능을 측정하기 위한 스파이스 데크 및 측정 명령을 준비하기 위해 Python 기반 GUI 프로그래밍 측정 자동화 툴을 사용하여 측정 매개변수를 지정하고, 자동으로 입력 및 측정 파일을 생성하여 포스트-레이아웃 시뮬레이션을 수행하도록 하며,상기 레이아웃 자동화는 코드 기반 레이아웃 배치 및 라우팅을 허용하여 레이아웃 시간을 감소시키고, 미리 정해진 DRC를 만족하는 요소들로 레이아웃을 자동 생성하므로 DRC 검증 과정을 필요로 하지 않으면서 성능과 전력에는 영향은 미치지 않는CMOS 기반 디지털 회로의 설계 및 검증 과정 자동화 시스템
6 6
제5항에 있어서,상기 레이아웃 자동 생성 및 검증부는, 인스턴스가 생성되어 배치되면 상기 레이아웃 자동 생성에 따른 그리드 값으로 자동 변환되어 배치되고, 상기 레이아웃 자동 생성은 해당 인스턴스의 좌측 하단 모서리를 기준으로 하며, 상응하는 코드를 구현하여 매개변수를 지정하고, 모든 회로의 레이아웃을 각 요소에 대한 템플릿과 결합하여 완성하며, 최종 레이아웃은 배치된 템플릿 간에 라우팅을 통해 결정하는 CMOS 기반 디지털 회로의 설계 및 검증 과정 자동화 시스템
7 7
삭제
8 8
제5항에 있어서,상기 시뮬레이션 수행부는, Python 기반 측정 자동화 툴은 회로의 성능을 신속하게 측정하고, 원하는 사양에 맞는 디지털 회로를 설계하기 위해 포스트-레이아웃 시뮬레이션을 위한 회로를 수정하고 코드를 생성하는 동안 불필요하게 반복되는 프로세스를 단순화하는 CMOS 기반 디지털 회로의 설계 및 검증 과정 자동화 시스템
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 인하대학교 산학협력단 대학ICT연구센터육성지원사업 스마트 모빌리티를 위한 인공지능 시스템반도체 핵심 기술 개발 및 인력 양성
2 산업통상자원부 인하대학교 차세대지능형반도체기술개발 고효율 초저전력 경량 엣지 디바이스용 소자회로 및 SoC 개발(3차년도)
3 과학기술정보통신부 인하대학교 신소자원천기술개발 [Ezbaro] Dynamic logic 기반 고성능 STMG 로직 회로 설계
4 과학기술정보통신부 인하대학교 기본연구 [Ezbaro] CMOS 메모리와 차세대 메모리를 이용한 저전력 저면적 PIM (Processing In Memory) 설계
5 과학기술정보통신부 인하대학교 신재료PIM소자 [Ezbaro] (2022M3I7A2079155) 강유전체 메모리 기반 PIM 소자, 어레이, 구동회로 개발