| 1 |
1
입력 신호로부터 등화 계수에 기초하여 등화 신호를 생성하는 선형 등화기;상기 등화 신호에 대하여 복수의 위상 별로 샘플링 신호를 출력하는 샘플링 홀드부;상기 샘플링 신호를 디지털 변환하여 데이터 비트를 출력하고, 상기 샘플링 신호의 진폭을 비교하여 진폭 비트를 출력하는 디지털 변환부; 및상기 데이터 비트 및 상기 진폭 비트에 기초하여 등화 정도를 결정하고, 상기 등화 정도를 상기 선형 등화기에 피드백하는 등화 정도 결정부를 포함하는,등화기
|
| 2 |
2
제1항에 있어서,상기 디지털 변환부는:상기 샘플링 신호를 상기 복수의 위상 별로 디지털 변환하여 상기 데이터 비트를 출력하는 데이터 비교기; 및상기 샘플링 신호의 진폭을 상기 복수의 위상 중 인접한 두 위상 별로 비교하고, 진폭 비교의 결과를 디지털 변환하여 상기 진폭 비트를 출력하는 진폭 검출용 비교기를 더 포함하는,등화기
|
| 3 |
3
제2항에 있어서,상기 데이터 비트의 패턴을 검출하고, 패턴 검출의 결과에 기초하여 상기 진폭 검출용 비교기에 클록을 인가하는 패턴 검출기를 더 포함하는,등화기
|
| 4 |
4
제1항에 있어서,상기 디지털 변환부 및 상기 등화 정도 결정부 사이에 연결되어, 상기 데이터 비트 및 상기 진폭 비트를 디시리얼라이징(deserializing)하는 디시리얼라이저를 더 포함하는,등화기
|
| 5 |
5
제1항에 있어서,상기 등화 정도 결정부는,상기 데이터 비트의 패턴이 기 설정된 패턴에 대응되는지를 판단하고,상기 데이터 비트의 패턴이 상기 기 설정된 패턴에 대응되는 경우 상기 데이터 비트에 포함된 제1 시점에 대응되는 제1 비트, 상기 제1 시점 이후의 제2 시점에 대응되는 제2 비트 및 상기 진폭 비트를 비교하여 상기 등화 정도를 결정하는,등화기
|
| 6 |
6
제5항에 있어서,ⅰ) 상기 제1 비트, 상기 제2 비트 및 상기 진폭 비트의 논리가 각각 '0', '1', '0' 및 '1', '0', '1' 중 어느 하나에 대응되는 경우, 상기 등화 정도는 '낮음'으로 결정되고,ⅱ) 상기 제1 비트, 상기 제2 비트 및 상기 진폭 비트의 논리가 각각 '0', '1', '1' 및 '1', '0', '0' 중 어느 하나에 대응되는 경우, 상기 등화 정도는 '높음'으로 결정되는,등화기
|
| 7 |
7
제6항에 있어서,상기 선형 등화기는 상기 등화 정도가 '낮음'으로 결정된 경우 상기 등화 정도를 올리도록 상기 등화 계수를 조절하고,상기 등화 정도가 '높음'으로 결정된 경우 상기 등화 정도를 낮추도록 상기 등화 계수를 조절하는,등화기
|
| 8 |
8
등화기에 의해 수행되는 동작 방법으로서,(a) 입력 신호로부터 등화 계수에 기초하여 등화 신호를 생성하는 단계;(b) 상기 등화 신호에 대하여 복수의 위상 별로 샘플링 신호를 출력하는 단계;(c) 상기 샘플링 신호를 디지털 변환하여 데이터 비트를 출력하고, 상기 샘플링 신호의 진폭을 비교하여 진폭 비트를 출력하는 단계; 및(d) 상기 데이터 비트 및 상기 진폭 비트에 기초하여 등화 정도를 결정하고, 상기 등화 정도를 피드백하는 단계를 포함하는,동작 방법
|
| 9 |
9
제8항에 있어서,상기 데이터 비트는 상기 샘플링 신호를 상기 복수의 위상 별로 디지털 변환하는 것에 기초하여 출력되고,상기 진폭 비트는 상기 샘플링 신호의 진폭을 상기 복수의 위상 중 인접한 두 위상 별로 비교하고, 진폭 비교의 결과를 디지털 변환하는 것에 기초하여 출력되는,동작 방법
|
| 10 |
10
제8항에 있어서,상기 (d) 단계는:(d-1) 상기 데이터 비트의 패턴이 기 설정된 패턴에 대응되는지를 판단하는 단계; 및(d-2) 상기 데이터 비트의 패턴이 상기 기 설정된 패턴에 대응되는 경우 상기 데이터 비트에 포함된 제1 시점에 대응되는 제1 비트, 상기 제1 시점 이후의 제2 시점에 대응되는 제2 비트 및 상기 진폭 비트를 비교하여 상기 등화 정도를 결정하는 단계를 더 포함하는,동작 방법
|
