| 1 |
1
샘플을 AFM(Atomic Force Microscope)으로 검사하는 단계; 특성화 샘플을 이용하여 상기 AFM의 프로브의 팁을 검사하는 단계를 포함하되,상기 특성화 샘플은, 제1 높이의 라인 앤드 스페이스인 제1 특성화 패턴; 상기 제1 높이보다 낮은 제2 높이의 라인 앤드 스페이스인 제2 특성화 패턴; 상기 제2 높이보다 낮은 제3 높이의 라인 앤드 스페이스인 제3 특성화 패턴을 포함하되, 상기 제3 특성화 패턴은 거친 표면을 포함하는 것을 특징으로 AFM의 동작 방법
|
| 2 |
2
제1항에 있어서, 상기 제1 높이는 50nm 내지 250nm의 범위에 있는 것을 특징으로 하는 AFM의 동작 방법
|
| 3 |
3
제1항에 있어서, 상기 제2 높이는 50nm 내지 150nm의 범위에 있는 것을 특징으로 하는 AFM의 동작 방법
|
| 4 |
4
제1항에 있어서, 상기 제3 특성화 패턴의 상기 거친 표면의 제곱근 평균 표면 거칠기는 0
|
| 5 |
5
제1항에 있어서, 상기 제1 특성화 패턴은 상기 제1 높이에서 상기 팁의 폭의 측정에 사용되고, 상기 제2 특성화 패턴은 상기 제2 높이에서 상기 팁의 폭의 측정에 사용되며, 및 상기 제3 특성화 패턴은 상기 팁의 뾰족함의 측정에 사용되는 것을 특징으로 하는 AFM의 동작 방법
|
| 6 |
6
제1항에 있어서, 상기 팁을 검사하는 단계는, 상기 샘플의 검사 결과에 기초하여 상기 제1 내지 제3 특성화 패턴들 중 선택된 일부만을 스캐닝하는 것을 특징으로 하는 AFM의 동작 방법
|
| 7 |
7
기판을 이방적으로 식각함으로써, 상기 기판 상에 서로 이격된 액티브 패턴들을 형성하는 단계;액티브 패턴들 사이의 공간인 소자 분리 트렌치에 소자 분리막을 형성하는 단계;상기 기판의 상면에 평행한 제1 방향으로 서로 이격되고, 상기 기판의 상기 상면에 평행하며 상기 제1 방향에 수직한 제2 방향으로 연장되며, 상기 소자 분리막 및 상기 액티브 패턴들을 부분적으로 관통하는 게이트 트렌치를 형성하는 단계;상기 게이트 트렌치를 부분적으로 채우는 유전 물질층을 형성하는 단계;상기 게이트 트렌치를 채우는 게이트 도전 물질층을 형성하는 단계;상기 유전 물질층 및 상기 게이트 도전 물질층을 평탄화함으로써, 상기 게이트 트렌치 내에 게이트 도전 패턴을 형성하는 단계;상기 게이트 도전 패턴 상에 게이트 마스크를 형성하는 단계;상기 액티브 패턴들의 상부를 도핑함으로써, 제1 불순물 영역들 및 제2 불순물 영역들을 형성하는 단계;상기 게이트 마스크, 상기 제1 불순물 영역들 및 제2 불순물 영역들을 커버하는 캡핑막 및 제1 층간 절연막을 형성하는 단계;상기 제1 불순물 영역들이 노출시키는 그루브가 형성되도록 상기 캡핑막 및 상기 제1 층간 절연막을 식각하는 단계; 상기 소자 분리 트렌치, 상기 유전 물질층, 상기 게이트 도전 패턴 및 상기 그루브 중 어느 하나를 AFM으로 검사하는 단계; 특성화 샘플을 이용하여 상기 AFM의 프로브의 팁을 검사하는 단계; 및상기 팁의 불량 여부에 기초하여 상기 소자 분리 트렌치, 상기 유전 물질층, 상기 게이트 도전 패턴 및 상기 그루브 중 어느 하나의 불량을 결정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법
|
| 8 |
8
제7항에 있어서,상기 특성화 샘플은, 제1 높이의 라인 앤드 스페이스인 제1 특성화 패턴; 상기 제1 높이보다 낮은 제2 높이의 라인 앤드 스페이스인 제2 특성화 패턴; 및 거친 표면을 포함하는 제3 특성화 패턴을 포함하는 것을 특징으로 하는 반도체 소자 제조 방법
|
| 9 |
9
제8항에 있어서,상기 소자 분리 트렌치의 검사는, 상기 소자 분리 트렌치를 상기 팁으로 스캐닝하는 단계; 및상기 제1 특성화 패턴을 이용하여 상기 제1 높이에서 상기 팁의 폭을 측정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법
|
| 10 |
10
제8항에 있어서,상기 유전 물질층의 검사는, 상기 유전 물질층을 상기 팁으로 스캐닝하는 단계; 및상기 제3 특성화 패턴을 이용하여 상기 팁의 뾰족함을 측정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법
|
