| 1 |
1
제1 도전형의 불순물을 포함하는 베이스 반도체층; 상기 베이스 반도체층 상에, 소스 트렌치에 의하여 한정되며 상면으로부터 내부로 연장되는 게이트 트렌치를 가지는 몸체부; 상기 게이트 트렌치 내에 배치되는 게이트 전극;상기 게이트 구조체와 이격되며 상기 몸체부 상에 배치되는 소스 전극; 및상기 베이스 반도체층 아래에 배치되는 드레인 전극;을 포함하며,상기 몸체부는, 상기 베이스 반도체층 상에 배치되며 상기 제1 도전형의 불순물을 포함하는 드리프트층; 및 상기 드리프트층 내에 배치되어 상기 베이스 반도체층 및 상기 게이트 트렌치와 이격되고, 상기 제1 도전형과 다른 제2 도전형의 불순물을 포함하며 수평 방향으로 서로 이격되는 한 쌍의 쉴딩 영역;을 포함하는 전력 반도체 소자
|
| 2 |
2
제1 항에 있어서,상기 드리프트층은, 상기 베이스 반도체층 상에 배치되는 하부 드리프트층; 및 상기 하부 드리프트층 상의 상부 드리프트층;을 포함하고상기 한 쌍의 쉴딩 영역은, 상기 하부 드리프트층과 상기 상부 드리프트층 사이에 개재되는 것을 특징으로 하는 전력 반도체 소자
|
| 3 |
3
제2 항에 있어서,상기 소스 트렌치는, 상기 몸체부의 상면으로부터에 상기 쉴딩 영역보다 낮게 상기 하부 드리프트층 내로 연장되는 것을 특징으로 하는 전력 반도체 소자
|
| 4 |
4
제1 항에 있어서,상기 몸체부는, 상기 소스 트렌치의 저면 및 내측면을 따라서, 상기 드리프트층, 및 상기 한 쌍의 쉴딩 영역을 덮으며 상기 제2 도전형의 불순물을 포함하는 필라 영역;을 더 포함하는 것을 특징으로 하는 전력 반도체 소자
|
| 5 |
5
제4 항에 있어서,상기 필라 영역은, 상기 소스 트렌치의 저면을 따라서, 상기 드리프트층을 덮으며 상기 수평 방향으로 연장되는 저면 필라 영역, 및 상기 소스 트렌치의 내측면을 따라서 상기 드리프트층 및 상기 쉴딩 영역을 덮으며 수직 방향으로 연장되는 측면 필라 영역을 포함하고,상기 저면 필라 영역의 상기 수직 방향으로 두께는, 상기 측면 필라 영역의 상기 수평 방향으로 두께보다 큰 값을 가지는 것을 특징으로 하는 전력 반도체 소자
|
| 6 |
6
제1 도전형의 불순물을 포함하는 베이스 반도체층; 상기 베이스 반도체층 상에, 소스 트렌치에 의하여 한정되며 상면으로부터 내부로 연장되는 게이트 트렌치를 가지는 몸체부; 상기 게이트 트렌치 내에 배치되는 게이트 전극;상기 게이트 구조체와 이격되며 상기 몸체부 상에 배치되는 소스 전극; 및상기 베이스 반도체층 아래에 배치되는 드레인 전극;을 포함하며,상기 몸체부는, 상기 제1 도전형의 불순물을 포함하고, 상기 베이스 반도체층 상에 배치되는 하부 드리프트층, 및 상기 하부 드리프트층 상에 배치되는 상부 드리프트층을 포함하는 드리프트층; 상기 소스 트렌치의 저면 및 내측면을 따라서, 상기 드리프트층을 덮으며 상기 제1 도전형과 다른 제2 도전형의 불순물을 포함하는 필라 영역; 및 상기 하부 드리프트층과 상기 상부 드리프트층 사이에 개재되고, 상기 제2 도전형의 불순물을 포함하는 적어도 하나의 쉴딩 영역;을 포함하는 전력 반도체 소자
|
| 7 |
7
제6 항에 있어서,상기 적어도 하나의 쉴딩 영역은, 상기 베이스 반도체층 및 상기 게이트 트렌치와 이격되고, 수평 방향으로 서로 이격되는 한 쌍의 쉴딩 영역을 포함하는 것을 특징으로 하는 전력 반도체 소자
|
| 8 |
8
제6 항에 있어서,상기 하부 드리프트층의 두께는 상기 상부 드리프트층의 두께보다 크고, 상기 소스 트렌치는, 상기 몸체부의 상면으로부터에 상기 적어도 하나의 쉴딩 영역의 하면보다 낮은 수직 레벨까지 연장되는 것을 특징으로 하는 전력 반도체 소자
|
| 9 |
9
제1 도전형의 불순물을 포함하는 베이스 반도체층; 상기 베이스 반도체층 상에, 소스 트렌치에 의하여 한정되며 상면으로부터 내부로 연장되는 게이트 트렌치를 가지고 4H-SiC를 포함하는 몸체부; 상기 게이트 트렌치 내에 배치되는 게이트 전극;상기 게이트 구조체와 이격되며 상기 몸체부 상에 배치되는 소스 전극; 및상기 베이스 반도체층 아래에 배치되는 드레인 전극;을 포함하며,상기 몸체부는, 상기 제1 도전형의 불순물을 포함하고, 상기 베이스 반도체층 상에 배치되는 하부 드리프트층, 및 상기 하부 드리프트층 상에 배치되는 상부 드리프트층을 포함하는 드리프트층; 상기 베이스 반도체층 및 상기 게이트 트렌치와 이격되며 상기 하부 드리프트층과 상기 상부 드리프트층 사이에 개재되고, 상기 제1 도전형과 다른 제2 도전형의 불순물을 포함하며 수평 방향으로 서로 이격되는 한 쌍의 쉴딩 영역; 상기 소스 트렌치의 저면 및 내측면을 따라서, 상기 하부 드리프트층, 상기 쉴딩 영역, 및 상기 드리프트층을 덮으며 상기 제2 도전형의 불순물을 포함하는 필라 영역; 상기 드리프트층 상에 배치되며, 상기 제2 도전형의 불순물이 상기 한 쌍의 쉴딩 영역보다 낮은 농도로 도핑된 베이스 영역; 상기 베이스 영역 상에 배치되어 상기 소스 전극과 연결되고, 상기 제1 도전형의 불순물이 상기 드리프트층보다 높은 농도로 도핑된 소스 영역; 및 상기 베이스 영역 및 상기 소스 영역의 양단에 배치되어 상기 필라 영역의 상단과 접하고, 상기 제2 도전형의 불순물이 상기 베이스 영역보다 높은 농도로 도핑된 한 쌍의 오믹 영역;을 포함하는 전력 반도체 소자
|
| 10 |
10
제9 항에 있어서,상기 필라 영역은, 상기 소스 트렌치의 저면을 따라서, 상기 드리프트층을 덮으며 상기 수평 방향으로 연장되는 저면 필라 영역, 및 상기 소스 트렌치의 내측면을 따라서 상기 하부 드리프트층, 상기 쉴딩 영역, 및 상기 상부 드리프트층을 덮으며 수직 방향으로 연장되는 측면 필라 영역을 포함하되, 약 0
|
