1 |
1
희소 컨볼루션 신경망을 위한 뱅크 할당 방법으로서,상기 희소 컨볼루션 신경망의 출력 활성화 값을 이루는 복수의 프로덕트 각각을 할당하기 위한 큐브 구조와 연계된 제1파라미터 및 제2파라미터를 결정하는 단계; 및상기 희소 컨볼루션 신경망의 입력 활성화 값 및 필터 가중치 값에 기초하여 곱연산을 수행하여 산출된 상기 복수의 프로덕트 각각을 상기 큐브 구조에 기초하여 복수의 뱅크에 할당하는 단계,를 포함하는, 뱅크 할당 방법
|
2 |
2
제1항에 있어서,상기 제1파라미터는 상기 큐브 구조의 로우(Row) 방향 크기에 대응되고, 상기 제2파라미터는 상기 큐브 구조의 채널(Channel) 방향 크기에 대응되는 것인, 뱅크 할당 방법
|
3 |
3
제2항에 있어서,상기 할당하는 단계는,어느 하나의 상기 큐브 구조에 포함되는 프로덕트 각각을 상기 복수의 뱅크 각각에 대하여 중복되지 않도록 할당하는 것인, 뱅크 할당 방법
|
4 |
4
제1항에 있어서,상기 결정하는 단계는,상기 필터 가중치 값 및 상기 입력 활성화 값 중 적어도 하나를 이루는 복수의 데이터 중 0이 아닌 데이터인 유효 데이터의 배치 패턴에 기초하여 상기 제1파라미터 및 상기 제2파라미터를 결정하는 것인, 뱅크 할당 방법
|
5 |
5
제4항에 있어서,상기 결정하는 단계는,상기 입력 활성화 값과 연계된 상기 유효 데이터의 비율이 낮으면, 상기 제1파라미터를 증가시키는 것인, 뱅크 할당 방법
|
6 |
6
제1항에 있어서,상기 결정하는 단계는,상기 복수의 프로덕트 중 상기 출력 활성화 값에서 서로 다른 채널에 분포되는 프로덕트의 수가 많으면, 상기 제2파라미터를 증가시키는 것인, 뱅크 할당 방법
|
7 |
7
제3항에 있어서,상기 복수의 뱅크가 H개의 뱅크를 포함하면, 상기 큐브 구조의 칼럼(Column) 방향 크기는 하기 식 1에 기초하여 연산되되,[식 1]여기서, 상기 EB는 상기 제1파라미터이고, 상기 KB는 상기 제2파라미터인 것을 특징으로 하는, 뱅크 할당 방법
|
8 |
8
희소 컨볼루션 신경망을 위한 뱅크 할당 장치로서,상기 희소 컨볼루션 신경망의 출력 활성화 값을 이루는 복수의 프로덕트 각각을 할당하기 위한 큐브 구조와 연계된 제1파라미터 및 제2파라미터를 결정하는 파라미터 설정부; 및상기 희소 컨볼루션 신경망의 입력 활성화 값 및 필터 가중치 값에 기초하여 곱연산을 수행하여 산출된 상기 복수의 프로덕트 각각을 상기 큐브 구조에 기초하여 복수의 뱅크에 할당하는 할당 수행부,를 포함하는, 뱅크 할당 장치
|
9 |
9
제8항에 있어서,상기 제1파라미터는 상기 큐브 구조의 로우(Row) 방향 크기에 대응되고, 상기 제2파라미터는 상기 큐브 구조의 채널(Channel) 방향 크기에 대응되는 것인, 뱅크 할당 장치
|
10 |
10
제9항에 있어서,상기 할당 수행부는,어느 하나의 상기 큐브 구조에 포함되는 프로덕트 각각을 상기 복수의 뱅크 각각에 대하여 중복되지 않도록 할당하는 것인, 뱅크 할당 장치
|
11 |
11
제8항에 있어서,상기 파라미터 설정부는,상기 필터 가중치 값 및 상기 입력 활성화 값 중 적어도 하나를 이루는 복수의 데이터 중 0이 아닌 데이터인 유효 데이터의 배치 패턴에 기초하여 상기 제1파라미터 및 상기 제2파라미터를 결정하는 것인, 뱅크 할당 장치
|
12 |
12
제11항에 있어서,상기 파라미터 설정부는,상기 입력 활성화 값과 연계된 상기 유효 데이터의 비율이 낮으면, 상기 제1파라미터를 증가시키는 것인, 뱅크 할당 장치
|
13 |
13
제8항에 있어서,상기 파라미터 설정부는,상기 복수의 프로덕트 중 상기 출력 활성화 값에서 서로 다른 채널에 분포되는 프로덕트의 수가 많으면, 상기 제2파라미터를 증가시키는 것인, 뱅크 할당 장치
|
14 |
14
제10항에 있어서,상기 복수의 뱅크가 H개의 뱅크를 포함하면, 상기 큐브 구조의 칼럼(Column) 방향 크기는 하기 식 1에 기초하여 연산되되,[식 1]여기서, 상기 EB는 상기 제1파라미터이고, 상기 KB는 상기 제2파라미터인 것을 특징으로 하는, 뱅크 할당 장치
|
15 |
15
희소 컨볼루션 신경망을 위한 하드웨어 가속기로서,상기 희소 컨볼루션 신경망의 입력 활성화 값을 저장하는 제1저장 모듈;상기 희소 컨볼루션 신경망의 필터 가중치 값을 저장하는 제2저장 모듈;상기 제1저장 모듈로부터 상기 입력 활성화 값을 획득하고, 상기 제2저장 모듈로부터 상기 필터 가중치 값을 획득하여 곱연산을 수행하는 연산 모듈;상기 곱연산 결과 획득된 상기 복수의 프로덕트를 상기 복수의 뱅크에 할당하는 제8항 내지 제14항 중 어느 한 항에 따른 뱅크 할당 장치; 및상기 복수의 뱅크를 포함하는 누산 모듈,을 포함하는, 하드웨어 가속기
|