| 1 |
1
기판 상에 에피택시 공정을 이용해서 다공성 실리콘층을 형성하는 단계; 상기 다공성 실리콘층 상에 유전체층을 형성하는 단계; 상기 유전체층 상에 금속층을 형성하는 단계; 상기 다공성 실리콘층, 상기 유전체층 및 상기 금속층에 대한 열처리 공정을 수행하여, 상기 금속층의 금속 원자를 상기 유전체층을 통해 상기 다공성 실리콘층으로 확산시키고 상기 다공성 실리콘층과 반응시켜 상기 다공성 실리콘층의 기공 내에 입체적 구조를 갖는 실리사이드 부재를 형성하는 단계; 상기 금속층 및 상기 유전체층을 제거하는 단계; 및 상기 실리사이드 부재와 접촉된 금속성 도전층을 형성하는 단계를 포함하는 콘택 구조의 형성 방법
|
| 2 |
2
제 1 항에 있어서, 상기 다공성 실리콘층은 10∼30 vol%의 기공률(porosity)을 갖는 콘택 구조의 형성 방법
|
| 3 |
3
제 1 항에 있어서, 상기 다공성 실리콘층은 상온 내지 300 ℃의 공정 온도에서 PECVD(plasma enhanced chemical vapor deposition) 방법으로 형성하는 콘택 구조의 형성 방법
|
| 4 |
4
제 1 항에 있어서, 상기 유전체층은 기공률이 5 vol% 미만인 비다공성층(non-porous layer)인 콘택 구조의 형성 방법
|
| 5 |
5
제 1 항에 있어서, 상기 유전체층은 0
|
| 6 |
6
제 1 항에 있어서, 상기 유전체층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 하프늄 산화물 및 지르코늄 산화물 중 적어도 하나를 포함하는 콘택 구조의 형성 방법
|
| 7 |
7
제 1 항에 있어서, 상기 금속층은 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 플래티늄(Pt), 니켈(Ni), 코발트(Co) 및 몰리브덴(Mo) 중 적어도 하나를 포함하는 콘택 구조의 형성 방법
|
| 8 |
8
제 1 항에 있어서, 상기 열처리 공정은 300 ℃ 내지 950 ℃의 온도로 수행하는 콘택 구조의 형성 방법
|
| 9 |
9
제 1 항에 있어서, 상기 실리사이드 부재는 덴드라이트(dendrite) 구조를 갖는 콘택 구조의 형성 방법
|
| 10 |
10
제 1 항에 있어서, 상기 금속층 및 상기 유전체층을 제거하는 단계 후, 상기 다공성 실리콘층의 적어도 일부를 식각하여 상기 실리사이드 부재의 입체적 구조를 적어도 부분적으로 노출시키는 단계를 더 포함하고, 상기 금속성 도전층은 상기 노출된 실리사이드 부재의 입체적 구조와 3차원적으로 접촉하도록 형성되는 콘택 구조의 형성 방법
|
| 11 |
11
제 1 항에 있어서, 상기 다공성 실리콘층을 형성하는 단계는, 상기 기판 상에 상기 기판의 제 1 영역을 노출시키는 개구를 갖는 마스크층을 형성하는 단계; 상기 제 1 영역 및 상기 마스크층 상에 실리콘 물질층을 형성하되, 상기 실리콘 물질층은 상기 제 1 영역 상에 형성된 제 1 실리콘층 및 상기 마스크층 상에 형성된 제 2 실리콘층을 포함하고, 상기 제 1 실리콘층은 결정질 구조를 갖고 상기 제 2 실리콘층은 비정질 구조를 갖는 상기 실리콘 물질층을 형성하는 단계; 및 상기 제 2 실리콘층을 제거하는 단계를 포함하고, 상기 제 1 영역 상에 형성된 상기 제 1 실리콘층은 상기 다공성 실리콘층에 해당하는 콘택 구조의 형성 방법
|
| 12 |
12
제 11 항에 있어서, 상기 기판의 상기 제 1 영역은 (100) 방향의 결정면을 갖는 콘택 구조의 형성 방법
|
| 13 |
13
제 11 항에 있어서, 상기 마스크층은 절연층인 콘택 구조의 형성 방법
|
| 14 |
14
제 11 항에 있어서, 상기 제 2 실리콘층은 수소 플라즈마를 이용한 식각 공정으로 제거하는 콘택 구조의 형성 방법
|
| 15 |
15
콘택 구조를 포함하는 반도체 소자의 제조 방법에 있어서, 청구항 1 내지 14 중 어느 한 항에 기재된 방법을 이용해서 상기 콘택 구조를 형성하는 단계를 포함하는 반도체 소자의 제조 방법
|
| 16 |
16
기판; 상기 기판 상에 배치된 것으로, 입체적 구조를 갖는 실리사이드 부재; 및 상기 기판 상에 상기 실리사이드 부재와 접촉하도록 배치된 것으로, 상기 실리사이드 부재를 그 내부에 임베드(embed)시킴으로써 상기 실리사이드 부재의 입체적 구조와 3차원적으로 접촉하도록 배치된 금속성 도전층을 포함하는 반도체 소자의 콘택 구조
|
| 17 |
17
제 16 항에 있어서, 상기 실리사이드 부재는 덴드라이트(dendrite) 구조를 갖는 반도체 소자의 콘택 구조
|
| 18 |
18
제 16 항에 있어서, 상기 기판과 상기 금속성 도전층 사이에 배치된 것으로, 에피택셜 구조를 갖는 다공성 실리콘층을 더 포함하고, 상기 실리사이드 부재의 하층부는 상기 다공성 실리콘층 내에 임베드(embed)되고, 상기 실리사이드 부재의 상층부는 상기 금속성 도전층 내에 임베드(embed)된 반도체 소자의 콘택 구조
|
| 19 |
19
제 18 항에 있어서, 상기 다공성 실리콘층은 10∼30 vol%의 기공률(porosity)을 갖는 반도체 소자의 콘택 구조
|
| 20 |
20
제 16 항에 있어서, 상기 기판의 상면은 (100) 방향의 결정면을 갖는 반도체 소자의 콘택 구조
|
| 21 |
21
콘택 구조를 포함하는 반도체 소자에 있어서, 상기 콘택 구조는 청구항 16 내지 20 중 어느 한 항에 기재된 구조를 갖는 반도체 소자
|
