| 1 |
1
적어도 2 이상의 적층된 전극/전해질/전극 유닛을 포함하는 전고체 전지에 관한 것으로서,상기 전극/전해질/전극 유닛은 양극층과 음극층이 고체전해질층을 개재하여 적층된 구조이고,상기 적어도 2 이상의 전극/전해질/전극 유닛은 병렬 연결되는 것이고,상기 양극층, 음극층 및 고체전해질층은 각각 적어도 하나의 관통홀(via)을 포함하고,상기 양극층은 양극 집전체 상에, 양극 합재 및 상기 양극 합재의 외주면을 따라 형성된 절연 기판을 포함하는 것을 특징으로 하는, 전고체 전지
|
| 2 |
2
제1항에 있어서,인접하는 상기 전극/전해질/전극 유닛 간에 있어 상기 양극층 또는 음극층이 각각 동극끼리 병렬 연결되는 구조인 것을 특징으로 하는, 전고체 전지
|
| 3 |
3
제1항에 있어서,상기 양극층 및 음극층이 각각 동극끼리 병렬 연결되는 구조는,도전성 물질이 충진된 관통홀(via)을 포함하는 것을 특징으로 하는, 전고체 전지
|
| 4 |
4
제1항에 있어서,상기 음극층은 음극 집전체 상에 음극 합재를 포함하는 것을 특징으로 하는, 전고체 전지
|
| 5 |
5
양극층과 음극층이 고체전해질층을 개재하여 적층된 단위셀이 복수개로 병렬되도록 적층하는 단계; 및상기 양극층 및 음극층이 각각 동극끼리 병렬 연결되도록 상기 복수개의 단위셀을 연결하는 단계를 포함하고,상기 양극층, 음극층 및 고체전해질층은 각각 적어도 하나의 관통홀(via)을 포함하고,상기 양극층은 양극 집전체 상에, 양극 합재 및 상기 양극 합재의 외주면을 따라 형성된 절연 기판을 포함하는 것을 특징으로 하는 것을 특징으로 하는, 전고체 전지의 제조방법
|
| 6 |
6
제5항에 있어서,상기 복수개의 단위셀을 연결하는 단계는,상기 적층된 단위셀을 동시에 소성하는 단계를 포함하는 것을 특징으로 하는, 전고체 전지의 제조방법
|
| 7 |
7
제6항에 있어서,상기 동시에 소성하는 단계는 600 내지 1500℃의 온도 범위에서 소성하는 것을 특징으로 하는, 전고체 전지의 제조방법
|
| 8 |
8
제5항에 있어서,상기 관통홀(via)은 도전성 물질로 충진되는 것을 특징으로 하는, 전고체 전지의 제조방법
|
