| 1 |
1
기준전압을 네거티브 입력단자를 통해 입력받고, 피드백 전압을 포지티브 입력단자를 통해 입력받아 상기 피드백 전압과 상기 기준전압의 차이를 증폭하는 증폭기; 상기 증폭기의 출력에 연결된 입력, 및 출력을 갖고서 버퍼링 동작을 수행하는 버퍼; 상기 버퍼의 출력신호에 따라 구동전류를 발생하는 패스 트랜지스터; 상기 구동전류에 따른 출력신호를 형성하고, 연결된 피드백 저항을 통해 상기 피드백 전압을 생성하는 전압 분배부; 및 상기 기준전압과 상기 피드백 저항 사이에 연결되어, 상기 피드백 저항에서 발생하는 손실 전류를 보상하는 보상 전류를 생성하는 음의 저항 회로부;를 포함하는 것을 특징으로 하는 LDO 전압 레귤레이터
|
| 2 |
2
제1항에 있어서, 상기 음의 저항 회로부는 교차 결합 인버터를 포함하는 것을 특징으로 하는 LDO 전압 레귤레이터
|
| 3 |
3
제1항에 있어서, 상기 보상 전류는 상기 피드백 전압과 상기 기준전압의 차이에 비례하고, 상기 피드백 저항에 반비례하는 값을 갖는 것을 특징으로 하는 LDO 전압 레귤레이터
|
| 4 |
4
제1항에 있어서, 상기 전압 분배부는, 상기 패스 트랜지스터에 일단이 연결된 제1 저항; 및 상기 피드백 전압이 생성되는 상기 제1 저항의 타단과 접지전원 사이에 연결된 제2 저항;을 포함하는 것을 특징으로 하는 LDO 전압 레귤레이터
|
| 5 |
5
제1항에 있어서, 상기 음의 저항 회로부는, 상기 기준전압에 응답하여 제1 인버팅 출력을 생성하는 제1 인버터; 및 상기 피드백 전압에 응답하여 제2 인버팅 출력을 생성하는 제2 인버터;를 포함하되, 상기 제2 인버팅 출력은 상기 제1 인버터의 게이트로 연결되고, 상기 제1 인버팅 출력은 상기 제2 인버터의 게이트로 연결되는 것을 특징으로 하는 LDO 전압 레귤레이터
|
| 6 |
6
제5항에 있어서, 상기 제1 인버터는 제1 노드에서 서로 접속되는 공통 게이트를 갖는 제1 PMOS 트랜지스터 및 제1 NMOS 트랜지스터를 포함하고, 상기 제2 인버터는 제2 노드에서 서로 접속되는 공통 게이트를 갖는 제2 PMOS 트랜지스터 및 제2 NMOS 트랜지스터를 포함하되,상기 제1 PMOS 트랜지스터의 드레인과 상기 제1 NMOS 트랜지스터의 드레인은 상기 제2 노드로 접속되고, 상기 제2 PMOS 트랜지스터의 드레인과 상기 제2 NMOS 트랜지스터의 드레인은 상기 제1 노드로 접속되는 것을 특징으로 하는 LDO 전압 레귤레이터
|
| 7 |
7
제6항에 있어서, 상기 음의 저항 회로부는, 서로 직렬로 연결된 제3 및 제4 저항들;을 더 포함하되, 상기 제3 저항의 일단은 상기 제1 PMOS 트랜지스터의 소오스로 연결되고, 상기 제4 저항의 타단은 상기 제2 PMOS 트랜지스터의 소오스로 연결되는 것을 특징으로 하는 LDO 전압 레귤레이터
|
| 8 |
8
제6항에 있어서, 상기 음의 저항 회로부는, 서로 직렬로 연결된 제5 및 제6 저항들;을 더 포함하되, 상기 제5 저항의 일단은 상기 제1 NMOS 트랜지스터의 소오스로 연결되고, 상기 제6 저항의 타단은 상기 제2 NMOS 트랜지스터의 소오스로 연결되는 것을 특징으로 하는 LDO 전압 레귤레이터
|
| 9 |
9
제6항에 있어서, 상기 음의 저항 회로부는, 상기 기준전압에 일단이 연결되고 상기 제1 노드에 타단이 연결되는 제7 저항;을 더 포함하되, 상기 제7 저항은 상기 피드백 저항과 등가인 저항값을 갖는 것을 특징으로 하는 LDO 전압 레귤레이터
|
| 10 |
10
제7항에 있어서, 상기 음의 저항 회로부는, 소오스가 전력 입력에 연결되고, 드레인이 상기 제3 및 제4 저항들 사이에 연결되며, 제어 전압에 게이트가 연결된 제3 PMOS 트랜지스터; 및소오스가 접지 전원에 연결되고, 드레인이 상기 제5 및 제6 저항들 사이에 연결되며, 제어 입력에 게이트가 연결된 제3 NMOS 트랜지스터;를 더 포함하는 것을 특징으로 하는 LDO 전압 레귤레이터
|
