| 1 |
1
제1 도전형으로 도핑된 제1 슬랩 영역과 제2 도전형으로 도핑된 제2 슬랩 영역이 옆으로 나란히 배치되어 PN 접합을 이루는 슬랩(slab) 도파로; 및일측이 상기 제1 슬랩 영역과 접촉되고 타측이 상기 제2 슬랩 영역과 접촉되도록 상기 슬랩 도파로 상에 배치되는 립(rib) 도파로를 포함하고, 상기 립 도파로는 순차적으로 적층된 제1 내지 제3 립 도파로층을 포함하되,상기 제1 및 제3 립 도파로층은 실리콘(Si)을 포함하고, 상기 제2 립 도파로층은 실리콘-게르마늄(SiGe)을 포함하는 광 위상 이동기
|
| 2 |
2
제1 항에 있어서, 상기 광 위상 이동기에 역전압이 인가되는 경우 상기 제2 립 도파로층 내 전자와 정공의 농도가 변화되어 상기 제2 립 도파로층의 굴절률이 변화되고,상기 굴절률 변화에 의해 상기 제2 립 도파로층을 통과하는 빛의 위상이 제어되는 것을 포함하는 것을 포함하는 광 위상 이동기
|
| 3 |
3
제1 항에 있어서, 상기 슬랩 도파로와 인접하게 배치된 상기 제1 립 도파로층의 두께는, 상기 제3 슬랩 도파로층의 두께보다 얇은 것을 포함하는 광 위상 이동기
|
| 4 |
4
제1 항에 있어서, 상기 제1 슬랩 영역과 상기 제2 슬랩 영역 사이, 및 상기 제2 슬랩 영역과 상기 제1 립 도파로층 사이에는 공핍층이 형성되고,상기 광 위상 이동기에 역전압이 인가되는 경우, 상기 공핍층의 면적이 증가되는 것을 포함하는 광 위상 이동기
|
| 5 |
5
제1 항에 있어서, 상기 제1 내지 제3 립 도파로층은, 상기 제1 도전형으로 도핑된 것을 포함하는 광 위상 이동기
|
| 6 |
6
제1 항에 있어서, 상기 제1 슬랩 영역은 제1 도핑 농도를 갖는 제1-1 슬랩 영역, 상기 제1 도핑 농도보다 낮은 제2 도핑 농도를 갖는 제1-2 슬랩 영역, 및 상기 제2 도핑 농도보다 낮은 제3 도핑 농도를 갖는 제1-3 슬랩 영역을 포함하되, 상기 제1-1 내지 제1-3 슬랩 영역은 옆으로 서로 나란히 배치되고, 상기 제2 슬랩 영역은 제1 도핑 농도를 갖는 제2-1 슬랩 영역, 상기 제1 도핑 농도보다 낮은 제2 도핑 농도를 갖는 제2-2 슬랩 영역, 및 상기 제2 도핑 농도보다 낮은 제3 도핑 농도를 갖는 제2-3 슬랩 영역을 포함하되, 상기 제2-1 내지 제2-3 슬랩 영역은 옆으로 서로 나란히 배치되는 것을 포함하는 광 위상 이동기
|
| 7 |
7
제6 항에 있어서, 상기 슬랩 도파로는, 상기 제1-3 슬랩 영역과 상기 제2-3 슬랩 영역이 접촉되도록 배치된 것을 포함하는 광 위상 이동기
|
| 8 |
8
제7 항에 있어서, 상기 제1-1 슬랩 영역의 두께는, 상기 제1-2 슬랩 영역 및 상기 제1-3 슬랩 영역의 두께보다 두껍고, 상기 제2-1 슬랩 영역의 두께는, 상기 제2-2 슬랩 영역 및 상기 제2-3 슬랩 영역의 두께보다 두꺼운 것을 포함하는 광 위상 이동기
|
| 9 |
9
제1 항에 있어서, 상기 제2 슬랩 영역과 상기 제1 립 도파로층이 중첩되는 면적이 상대적으로 넓어지는 경우 광 변조 효율은 향상되는 반면 광 변조 속도는 저하되고, 상기 제2 슬랩 영역과 상기 제1 립 도파로층이 중첩되는 면적이 상대적으로 좁아지는 경우 광 변조 효율은 감소되는 반면 광 변조 속도는 향상되는 것을 포함하는 광 위상 이동기
|
| 10 |
10
제1 항에 있어서, 상기 립 도파로는, 실리콘-게르마늄(SiGe)을 포함하고, 상기 제3 립 도파로층 상에 배치되는 제4 립 도파로층; 및 실리콘(Si)을 포함하고, 상기 제4 립 도파로층 상에 배치되는 제5 립 도파로층을 더 포함하는 광 위상 이동기
|
| 11 |
11
베이스 기판, 절연층, 및 실리콘(Si)층이 순차적으로 적층된 기판 구조체를 준비하는 단계; 상기 실리콘층의 중앙부 레벨이 양단의 레벨보다 낮도록 상기 실리콘층의 중앙부를 식각하여, 상기 실리콘층의 중앙부에 제1 빈 공간을 형성하는 단계;식각된 상기 실리콘층의 제1 영역을 제1 도전형으로 도핑하고 제1 영역과 옆으로 나란히 배치된 제2 영역을 제2 도전형으로 도핑하여, 상기 제1 영역 및 상기 제2 영역에 의해 PN 접합을 이루는 슬랩(slab) 도파로를 형성하는 단계; 상기 슬랩 도파로의 중앙부에 형성된 상기 제1 빈 공간 내에 마스크를 증착하는 단계;상기 제1 영역의 일부 및 상기 제2 영역의 일부가 노출되도록 상기 마스크를 식각하여, 상기 슬랩 도파로와 상기 마스크 사이에 제2 빈 공간을 형성하는 단계; 상기 제2 빈 공간 내에 제1 내지 제3 립 도파로층이 순차적으로 적층된 립 도파로를 형성하는 단계; 및 상기 슬랩 도파로의 제1 영역 및 제2 영역 상에 각각 전극을 형성하는 단계를 포함하되, 상기 제1 및 제3 립 도파로층은 실리콘(Si)을 포함하고, 상기 제2 립 도파로층은 실리콘-게르마늄(SiGe)을 포함하는 광 위상 이동기의 제조 방법
|
| 12 |
12
제11 항에 있어서, 상기 제2 빈 공간 내에 상기 립 도파로를 형성하는 단계는, 상기 슬랩 도파로로부터 실리콘(Si)을 성장시켜, 상기 제2 빈 공간 내에 제1 립 도파로층을 형성하는 단계; 상기 제1 립 도파로층으로부터 실리콘-게르마늄(Si-Ge)을 성장시켜, 상기 제1 립 도파로층 상에 제2 립 도파로층을 형성하는 단계; 및 상기 제2 립 도파로층으로부터 실리콘(Si)을 성장시켜, 상기 제2 립 도파로층 상에 제3 립 도파로층을 형성하는 단계를 포함하는 광 위상 이동기의 제조 방법
|
| 13 |
13
베이스 기판, 절연층, 및 실리콘(Si)층이 순차적으로 적층된 기판 구조체를 준비하는 단계; 상기 실리콘층의 중앙부 레벨이 양단의 레벨보다 낮도록 상기 실리콘층의 중앙부를 식각하여, 상기 실리콘층의 중앙부에 빈 공간을 형성하는 단계;식각된 상기 실리콘층의 제1 영역을 제1 도전형으로 도핑하고 제1 영역과 옆으로 나란히 배치된 제2 영역을 제2 도전형으로 도핑하여, 상기 제1 영역 및 상기 제2 영역에 의해 PN 접합을 이루는 슬랩(slab) 도파로를 형성하는 단계; 상기 슬랩 도파로의 표면 프로파일을 따라 제1 내지 제3 립 도파로층을 순차적으로 형성하여, 상기 슬랩 도파로의 중앙부에 형성된 상기 빈 공간 내부를 상기 제1 내지 제3 립 도파로층이 적층된 립(rib) 도파로로 채우는 단계; 상기 빈 공간 내부를 채우는 상기 립 도파로는 잔존시키고 상기 슬랩 도파로의 양단에 형성된 상기 립 도파로는 제거하여, 상기 슬랩 도파로의 양단의 상부면과 상기 빈 공간 내부를 채우는 상기 립 도파로 상부면의 레벨이 같도록 평탄화시키는 단계; 상기 슬랩 도파로의 상기 제1 영역의 일부 및 상기 제2 영역의 일부가 노출되도록 상기 빈 공간 내부를 채우는 상기 립 도파로를 식각하는 단계; 및 상기 슬랩 도파로의 제1 영역 및 제2 영역 상에 각각 전극을 형성하는 단계를 포함하는 광 위상 이동기의 제조 방법
|
| 14 |
14
제13 항에 있어서, 상기 제1 및 제3 립 도파로층은 실리콘(Si)을 포함하고, 상기 제2 립 도파로층은 실리콘-게르마늄(SiGe)을 포함하는 광 위상 이동기의 제조 방법
|
