맞춤기술찾기

이전대상기술

광트랜지스터 소자 및 이의 제조방법

  • 기술번호 : KST2023007715
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 광트랜지스터 소자 및 이의 제조방법을 개시한다. 본 발명은 각각 서로 파장이 상이한 적색광(R), 녹색광(G), 청색광(B)을 흡수하여 감지할 수 있도록 서로 상이한 크기를 갖는 제1 양자점, 제2 양자점 및 제3 양자점을 포함하는 양자점층을 포함하는 것을 특징으로 하며, 광트랜지스터 소자의 반도체 채널층과 양자점층의 이종 접합 구조를 통해 광에 의해 전자-홀이 생성되었을때 전자는 상기 반도체 채널층으로 이동하고 홀은 상기 양자점층 내에 트랩되어 포토게이팅 효과를 일으켜 전류를 발생시킴으로써, 시냅스 메모리 효과를 나타내는 것을 특징으로 한다.
Int. CL H01L 31/0352 (2006.01.01) H01L 31/112 (2006.01.01) H01L 31/18 (2006.01.01)
CPC H01L 31/035218(2013.01) H01L 31/112(2013.01) H01L 31/1864(2013.01)
출원번호/일자 1020220027924 (2022.03.04)
출원인 중앙대학교 산학협력단
등록번호/일자
공개번호/일자 10-2023-0130840 (2023.09.12) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2022.03.04)
심사청구항수 11

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 중앙대학교 산학협력단 대한민국 서울특별시 동작구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박성규 서울특별시 서초구
2 조찬호 경기도 부천시 조마루로 ***,

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 차상윤 대한민국 서울 영등포구 경인로 *** (문래동*가) *동 ***호(엔씨국제특허법률사무소)
2 박종수 대한민국 서울특별시 금천구 가산디지털*로 ***, 비동****호(가산동,한라원앤원타워)(특허법인 태백)
3 남건필 대한민국 서울 영등포구 경인로 *** (문래동*가) *동 ***호(엔씨국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2022.03.04 수리 (Accepted) 1-1-2022-0240570-17
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판;상기 기판 상에 적층되고 전압이 인가되는 게이트 전극;상기 게이트 전극 상에 적층된 게이트 절연층;상기 게이트 절연층 상에 적층된 반도체 채널층;상기 반도체 채널층 상에 적층되고, 서로 상이한 크기를 갖는 제1 양자점, 제2 양자점 및 제3 양자점을 포함하는 양자점층; 및상기 양자점층을 사이에 두고 상기 게이트 절연층 및 반도체 채널층 상의 적어도 일부가 접촉되도록 이격되어 배치된 소스 및 드레인 전극;을 포함하고,상기 제1 양자점, 제2 양자점 및 제3 양자점은 각각 서로 파장이 상이한 적색광(R), 녹색광(G), 청색광(B)을 흡수하여 감지하고,상기 반도체 채널층 및 상기 양자점층의 이종 접합 구조를 통해 광에 의해 전자-홀이 생성되었을때 전자는 상기 반도체 채널층으로 이동하고 홀은 상기 양자점층 내에 트랩되어 포토게이팅 효과를 일으켜 전류를 발생함으로써 시냅스 메모리 효과를 나타내는 것을 특징으로 하는,광트랜지스터 소자
2 2
제1항에 있어서,상기 제1 양자점의 크기는 6 내지 8 nm이고,상기 제2 양자점의 크기는 4 내지 5 nm이며,상기 제3 양자점의 크기는 3 내지 4 nm인,광트랜지스터 소자
3 3
제1항에 있어서,상기 제1 양자점은 CdSe, CdTe 및 InP 중에서 선택된 어느 하나이고,상기 제2 양자점은 CdSe, CdTe 및 InP 중에서 선택된 어느 하나이며,상기 제3 양자점은 CdS, CdSe, ZnSe 및 InP 중에서 선택된 어느 하나인,광트랜지스터 소자
4 4
제1항에 있어서,상기 제1 양자점, 제2 양자점 및 제3 양자점의 질량비는 0
5 5
제1항에 있어서,상기 제1 양자점, 제2 양자점 및 제3 양자점의 표면은 Sn2S64-, Sn2Se64-, In2Se42- 및 SCN- 중에서 선택된 어느 하나의 금속 칼코겐 리간드로 치환된 것을 특징으로 하는,광트랜지스터 소자
6 6
제1항에 있어서,상기 제1 양자점은 6 내지 8 nm 크기의 CdSe이고,상기 제2 양자점의 4 내지 5 nm 크기의 CdSe이며,상기 제3 양자점의 3 내지 4 nm 크기의 CdS이고,상기 제1 양자점, 제2 양자점 및 제3 양자점의 표면은 Sn2S64- 리간드로 치환된 것을 특징으로 하는,광트랜지스터 소자
7 7
기판, 게이트 전극, 게이트 절연층 및 반도체 채널층의 순서로 적층되고, 상기 반도체 채널층의 표면이 일부 노출되도록 각각 일측 및 타측에 이격되어 배치된 소스/드레인 전극을 포함하는 트랜지스터를 이용하여,상기 트랜지스터의 소스/드레인 전극 사이의 반도체 채널층 상에 서로 상이한 크기를 갖는 제1 양자점, 제2 양자점 및 제3 양자점을 포함하는 양자점 혼합 용액을 코팅하여, 양자점층을 제조하는 제1 단계; 상기 양자점층을 선택적으로 경화하고, 패터닝하는 제2 단계; 및상기 패턴된 양자점층을 열처리하는 제3 단계;를 포함하고, 광트랜지스터 소자의 제조방법
8 8
제7항에 있어서,상기 제1 단계를 수행하기 전,상기 제1 양자점, 제2 양자점 및 제3 양자점 각각의 표면을 Sn2S64-, Sn2Se64-, In2Se42- 및 SCN- 중에서 선택된 어느 하나의 금속 칼코겐 리간드로 치환하는 단계를 수행하는 것을 특징으로 하는,광트랜지스터 소자의 제조방법
9 9
제7항에 있어서,상기 제1 단계에서,상기 제1 양자점, 제2 양자점 및 제3 양자점의 질량비가 0
10 10
제7항에 있어서,상기 제1 양자점의 크기는 6 내지 8 nm이고,상기 제2 양자점의 크기는 4 내지 5 nm이며,상기 제3 양자점의 크기는 3 내지 4 nm인,광트랜지스터 소자의 제조방법
11 11
제7항 내지 제10항 중에서 선택된 어느 한 항의 제조방법에 따라 형성되고, 상기 제1 양자점, 제2 양자점 및 제3 양자점 각각이 서로 상이한 파장의 적색광(R), 녹색광(G), 청색광(B)을 흡수하여 감지하고,상기 반도체 채널층 및 상기 양자점층의 이종 접합 구조를 통해 광에 의해 전자-홀이 생성되었을때 전자는 상기 반도체 채널층으로 이동하고 홀은 상기 양자점층 내에 트랩되어 포토게이팅 효과를 일으켜 전류를 발생함으로써 시냅스 메모리 효과를 나타내는 것을 특징으로 하는,광트랜지스터 소자
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 중앙대학교 개인기초연구(과기정통부)(R&D) 저차원 멀티감응 소재를 이용한 딥러닝 기반의 교차반응(Cross-Reactive)형 다중감각센서 네트워크 플랫폼 기술 개발
2 산업통상자원부 한국전자통신연구원 전자부품산업기술개발(R&D) 고해상도 대면적 디스플레이가 가능한 비실리콘계 반도체 TFT와 이를 활용한 CMOS 제조 핵심 기술 개발