| 1 |
1
광송수신기 성능 최적화 방법에서, 광 입력을 수신하여 전기 신호로 변환하는 단계;상기 전기 신호의 성능값 및 레퍼런스 클럭을 DSP부로부터 수신하는 단계;상기 레퍼런스 클럭을 이용하여 복수의 클럭을 생성하는 단계;복수의 ADC 컨버터의 ADC 샘플링 타이밍을 상기 복수의 ADC 컨버터에 인가되는 상기 복수의 클럭 위상을 기초로 결정하는 단계;상기 결정된 ADC 샘플링 타이밍을 기초로 상기 복수의 ADC 컨버터의 출력 신호의 물리적 길이 차이를 보정하는 단계를 포함하는, 광송수신기 성능 최적화 방법
|
| 2 |
2
제 1 항에 있어서, 상기 전기 신호의 성능은 비트 에러 레이트 및 에러 벡터 크기 중 어느 하나를 이용하여 추정하는, 광송수신기 성능 최적화 방법
|
| 3 |
3
제 1 항에 있어서, 상기 전기 신호의 성능값 및 레퍼런스 클럭을 DSP부로부터 수신하는 단계는 상기 전기 신호의 성능값을 주기적으로 수신하는 단계를 더 포함하는, 광송수신기 성능 최적화 방법
|
| 4 |
4
제 1 항에 있어서, 상기 복수의 클럭은 서로 다른 위상값을 가지는, 광송수신기 성능 최적화 방법
|
| 5 |
5
제 4 항에 있어서, 상기 서로 다른 위상값의 차이에 의하여 상기 ADC 샘플링 타이밍이 서로 다른 값을 가지는, 광송수신기 성능 최적화 방법
|
| 6 |
6
제 1 항에 있어서, 상기 DSP부는 주파수 영역 FIR 필터를 이용하여 상기 광입력의 편광의 분리를 실행하는, 광송수신기 성능 최적화 방법
|
| 7 |
7
제 1 항에 있어서, 상기 결정된 ADC 샘플링 타이밍을 기초로 클럭 위상 제어를 이용하여 상기 복수의 ADC 컨버터의 출력 신호의 물리적 길이 차이를 보정하는 단계를 더 포함하는, 광송수신기 성능 최적화 방법
|
| 8 |
8
제 1 항에 있어서, 상기 결정된 ADC 샘플링 타이밍을 기초로 클럭 위상을 순차적으로 변화하여 상기 복수의 ADC 컨버터의 출력 신호의 물리적 길이 차이를 보정하는 단계를 더 포함하는, 광송수신기 성능 최적화 방법
|
| 9 |
9
제 1 항에 있어서, 상기 ADC 컨버터의 전기 신호 경로 중 제 1 전기 신호 경로를 제외한 나머지 전기 신호 경로를 최적화한 상태에서 상기 제 1 전기 신호 경로를 변화시켜서 상기 ADC 샘플링 타이밍을 획득하는 단계를 더 포함하는, 광송수신기 성능 최적화 방법
|
| 10 |
10
제 1 항에 있어서, 상기 광송수신 성능 최적화 방법은 DSP부, DAC부 및 ADC부를 포함하도록 ASIC으로 제작되는, 광송수신기 성능 최적화 방법
|
| 11 |
11
광송수신기 성능 최적화 장치에서, 광 입력을 수신하여 전기 신호로 변환하는 광수신기;상기 전기 신호의 성능값 및 레퍼런스 클럭을 DSP부로부터 수신하는 성능 모니터링부;상기 레퍼런스 클럭을 이용하여 복수의 클럭을 생성하고, 복수의 ADC 컨버터의 ADC 샘플링 타이밍을 상기 복수의 ADC 컨버터에 인가되는 상기 복수의 클럭 위상을 기초로 결정하고,상기 결정된 ADC 샘플링 타이밍을 기초로 상기 복수의 ADC 컨버터의 출력 신호의 물리적 길이 차이를 보정하는 클럭 위상 제어부를 포함하는, 광송수신기 성능 최적화 장치
|
| 12 |
12
제 11 항에 있어서, 상기 전기 신호의 성능은 비트 에러 레이트 및 에러 벡터 크기 중 어느 하나를 이용하여 추정하는, 광송수신기 성능 최적화 장치
|
| 13 |
13
제 11 항에 있어서, 상기 성능 모니터링부는 상기 전기 신호의 성능값을 주기적으로 수신하는, 광송수신기 성능 최적화 장치
|
| 14 |
14
제 11 항에 있어서, 상기 복수의 클럭은 서로 다른 위상값을 가지는, 광송수신기 성능 최적화 장치
|
| 15 |
15
제 14 항에 있어서, 상기 서로 다른 위상값의 차이에 의하여 상기 ADC 샘플링 타이밍이 서로 다른 값을 가지는, 광송수신기 성능 최적화 장치
|
| 16 |
16
제 1 항에 있어서, 상기 DSP부는 주파수 영역 FIR 필터를 이용하여 상기 광입력의 편광의 분리를 실행하는, 광송수신기 성능 최적화 장치
|
| 17 |
17
제 11 항에 있어서, 클럭 위상 제어부는, 상기 결정된 ADC 샘플링 타이밍을 기초로 클럭 위상 제어를 이용하여 상기 복수의 ADC 컨버터의 출력 신호의 물리적 길이 차이를 보정하는,광송수신기 성능 최적화 장치
|
| 18 |
18
제 11 항에 있어서, 클럭 위상 제어부는, 상기 결정된 ADC 샘플링 타이밍을 기초로 클럭 위상을 순차적으로 변화하여 상기 복수의 ADC 컨버터의 출력 신호의 물리적 길이 차이를 보정하는,광송수신기 성능 최적화 장치
|
| 19 |
19
제 11 항에 있어서, 클럭 위상 제어부는, 상기 ADC 컨버터의 전기 신호 경로 중 제 1 전기 신호 경로를 제외한 나머지 전기 신호 경로를 최적화한 상태에서 상기 제 1 전기 신호 경로를 변화시켜서 상기 ADC 샘플링 타이밍을 획득하는,광송수신기 성능 최적화 장치
|
| 20 |
20
광송수신기 성능 최적화 장치에서, 광을 송수신하는 송수신기, 광 입력을 수신하여 전기 신호로 변환하고, 상기 전기 신호의 성능값 및 레퍼런스 클럭을 DSP부로부터 수신하고, 상기 레퍼런스 클럭을 이용하여 복수의 클럭을 생성하고, 복수의 ADC 컨버터의 ADC 샘플링 타이밍을 상기 복수의 ADC 컨버터에 인가되는 상기 복수의 클럭 위상을 기초로 결정하고,상기 결정된 ADC 샘플링 타이밍을 기초로 상기 복수의 ADC 컨버터의 출력 신호의 물리적 길이 차이를 보정하는 프로세서를 포함하는, 광송수신기 성능 최적화 장치
|
