| 1 |
1
메모리 셀의 폴트를 검출하여 페어런트 폴트로 분류하는 단계;상기 페어런트 폴트와 행 주소 또는 열 주소를 공유하는 폴트를 차일드 폴트로 분류하는 단계;상기 차일드 폴트의 상기 분류는 비트맵 저장 공간을 이용함을 포함하는 단계;상기 차일드 폴트가 크로스 폴트인지의 여부를 판별하는 단계;를 포함하는 반도체 메모리의 리던던시 처리 방법
|
| 2 |
2
제 1항에 있어서 상기 페어런트 폴트 분류 단계는,별도의 저장 공간에다 행 주소와 열 주소를 저장하는 단계를 포함하는 반도체 메모리의 리던던시 처리 방법
|
| 3 |
3
제 2항에 있어서 상기 별도의 저장 공간은,내용 주소 메모리(Content Addressable Memory)인 것을 특징으로 하는 반도체 메모리의 리던던시 처리 방법
|
| 4 |
4
제 1항에 있어서 상기 페어런트 폴트 분류 단계는,내용 주소 메모리(Content Addressable Memory)에 메모리 레이어 정보, 행 주소 및 열 주소를 저장하는 단계를 포함하는 반도체 메모리의 리던던시 처리 방법
|
| 5 |
5
제 1항에 있어서 상기 비트맵 저장 공간은,상기 차일드 폴트의 주소와 대응되는 공간을 미리 지정해 놓은 것을 특징으로 하는 반도체 메모리의 리던던시 처리 방법
|
| 6 |
6
제 5항에 있어서 상기 비트맵 저장 공간은,상기 차일드 폴트가 발생한 행 주소와 대응되는 공간과, 상기 차일드 폴트가 발생한 열 주소와 대응되는 공간이 별도로 지정된 것을 특징으로 하는 반도체 메모리의 리던던시 처리 방법
|
| 7 |
7
제 5항에 있어서 상기 비트맵 저장 공간은,서로 다른 메모리 레이어를 위해 마련된 리던던시를 서로 차용하여 공유할 수 있음을 특징으로 하는 반도체 메모리의 리던던시 처리 방법
|
| 8 |
8
제 5항에 있어서 상기 비트맵 저장 공간의 이용은, 주소 저장 대신 미리 지정된 위치에 상기 차일드 폴트 발생을 알리는 플래그를 저장하는 것을 특징으로 하는 반도체 메모리의 리던던시 처리 방법
|
| 9 |
9
제 1항에 있어서 상기 차일드 폴트가 크로스 폴트인지의 여부를 판별하는 단계는, 상기 비트맵 저장 공간에서의 행 주소 및 열 주소의 상호 비교에 의한 것임을 특징으로 하는 반도체 메모리의 리던던시 처리 방법
|
| 10 |
10
반도체 메모리의 리던던시 처리가 시작되면 폴트를 콜렉션하는 단계;상기 콜렉션 된 폴트가 크로스 폴트인지의 여부를 분석하는 단계;를 포함하되, 상기 크로스 폴트 분석 단계는 새로운 페어런트 폴트가 차일드 폴트와 매치되는지의 여부를 판별하는 단계;상기 차일드 폴트 매치 판별 결과, 매치되었을 경우에는 상기 차일드 폴트를 상기 크로스 폴트로 결정하여 차일드 폴트를 저장하는 공간의 정보를 업데이트하는 단계;상기 차일드 폴트 매치 판별 결과, 매치되지 않았을 경우에는 상기 분석을 종료하는 단계;를 포함하는 것을 특징으로 하는 반도체 메모리의 리던던시 처리 방법
|
| 11 |
11
제 10항에 있어서 상기 콜렉션 단계는,상기 콜렉션된 폴트와 페어런트 폴트 저장 공간에 기 저장되어 있는 폴트와 매치됨이 있는지를 판별하는 단계;상기 판별 결과, 매치되면 리던던시 폴트 카운터를 업데이트하는 단계;상기 판별 결과, 매치되지 않으면 상기 페어런트 폴트 저장 공간에 새로운 페어런트 폴트로 기재하는 단계;를 포함하는 것을 특징으로 하는 반도체 메모리의 리던던시 처리 방법
|
| 12 |
12
반도체 메모리를 시험하여 폴트를 검출하는 단계;상기 검출된 폴트가 넌-크로스(non-cross) 폴트이면 마련된 리던던시 가운데 일부를 미리 할당하는 프리-얼로케이션(pre-allocation) 단계;상기 검출된 폴트 가운데 프리-얼로케이션되지 않은 폴트를 포스트-얼로케이션(post-allocation)하는 단계;상기 프리-얼로케이션 단계가 종료되면 디터민드(determined) 크로스 폴트를 판별하는 단계;상기 판별 결과 디터민드 크로스 폴트가 존재하지 않으면 상기 포스트-얼로케이션 단계로 진행하고, 디터민드 크로스 폴트가 존재하면 리던던시를 할당하는 단계;를 포함하는 것을 특징으로 하는 반도체 메모리의 리던던시 처리 방법
|
| 13 |
13
제 12항에 있어서 상기 프리-얼로케이션 단계는,상기 검출된 폴트가 페어런트 폴트를 포함하는 것을 특징으로 하는 반도체 메모리의 리던던시 처리 방법
|
| 14 |
14
이진 정보를 저장하는 반도체 메모리 셀들의 어레이;상기 어레이가 여러 영역으로 분할된 레이어들;테스트 결과 상기 어레이에서 발생한 폴트를 대체하기 위하여 마련된 여분의 셀들;테스트 결과 검출된 폴트가 페어런트 폴트일 때 이를 저장하기 위해 마련된 페어런트 폴트 저장 공간;상기 검출된 폴트가 차일드 폴트일 때 이를 저장하기 위해 마련된 차일드 폴트 저장 공간; 을 포함하는 것을 특징으로 하는 반도체 메모리의 리던던시 처리 장치
|
| 15 |
15
제 14항에 있어서 상기 페어런트 폴트 저장 공간은,내용 주소 메모리(Content Addressable Memory)인 것을 특징으로 하는 반도체 메모리의 리던던시 처리 장치
|
| 16 |
16
제 15항에 있어서,상기 페어런트 폴트 저장 공간은, 상기 검출된 폴트의 개수를 저장하기 위한 카운트 공간을 포함하는 것을 특징으로 하는 반도체 메모리의 리던던시 처리 장치
|
| 17 |
17
제 16항에 있어서, 상기 카운트 공간은,행 방향 폴트, 열 방향 폴트를 각각 저장하는 공간인 것을 특징으로 하는 반도체 메모리의 리던던시 처리 장치
|
| 18 |
18
제 16항에 있어서, 상기 카운트 공간은,차일드 폴트, 크로스 폴트를 각각 저장하는 것을 특징으로 하는 반도체 메모리의 리던던시 처리 장치
|
