| 1 |
1
내부가 비어 있는 전도성 금속 파이프로 구성된 도파관;상기 도파관의 내부에서 전파를 송수신하기 위한 복수의 회로들로 구성되는 송수신 칩; 및상기 송수신 칩의 동작에 필요한 바이어스를 제공하는 회로 기판을 포함하고,상기 송수신 칩과 회로 기판은,상기 도파관의 일영역을 기준으로 각각 내부 및 외부에 분리 배치되어 서로 연결되는 도파관 모듈
|
| 2 |
2
제1항에 있어서,상기 도파관은,상기 송수신 칩의 일면에 배치된 제1 바이어스 패드와 맞닿는 영역에 홀(Hole)이 형성되어 상기 제1 바이어스 패드가 상기 도파관의 외부로 노출되는 도파관 모듈
|
| 3 |
3
제2항에 있어서,상기 송수신 칩의 일면에 배치된 제1 바이어스 패드는,상기 도파관의 외부에 배치된 회로 기판의 제2 바이어스 패드와 BGA(Ball Grid Array) 방식을 통해 연결되는 도파관 모듈
|
| 4 |
4
제2항에 있어서,상기 송수신 칩의 일면에 배치된 제1 바이어스 패드는,상기 도파관의 외부에 배치된 회로 기판의 제2 바이어스 패드와 단층 커패시터(Single Layer Capacitor, SLC)를 이용한 와이어 본딩(Wire-Bonding) 방식을 통해 연결되는 도파관 모듈
|
| 5 |
5
중간 영역이 오목한 형태를 가지면서 내부가 있어 있는 전도성 금속 파이프로 구성된 도파관;상기 오목한 형태의 중간 영역 내부에 배치되면서 상기 도파관의 일측면에 대응하는 제1 포트에서 상기 일측면의 반대측면에 대응하는 제2 포트로 전파를 송수신하기 위한 복수의 회로들로 구성되는 송수신 칩; 및상기 오목한 형태의 중간 영역 외부에 배치되면서 상기 송수신 칩의 동작에 필요한 바이어스를 제공하는 회로 기판을 포함하는 도파관 모듈
|
| 6 |
6
제5항에 있어서,제1항에 있어서,상기 도파관은,상기 송수신 칩의 일면에 배치된 제1 바이어스 패드와 맞닿는 상기 오목한 형태의 중간 영역에 홀(Hole)이 형성되어 상기 제1 바이어스 패드가 상기 도파관의 외부로 노출되는 도파관 모듈
|
| 7 |
7
제6항에 있어서,상기 송수신 칩의 일면에 배치된 제1 바이어스 패드는,상기 오목한 형태의 중간 영역 외부에 배치된 회로 기판의 제2 바이어스 패드와 BGA(Ball Grid Array) 방식을 통해 연결되는 도파관 모듈
|
| 8 |
8
제6항에 있어서,상기 송수신 칩의 일면에 배치된 제1 바이어스 패드는,상기 오목한 형태의 중간 영역 외부에 배치된 회로 기판의 제2 바이어스 패드와 단층 커패시터(Single Layer Capacitor, SLC)를 이용한 와이어 본딩(Wire-Bonding) 방식을 통해 연결되는 도파관 모듈
|
| 9 |
9
윗면에는 전송 선로가 형성되고 밑면에는 바이어스 패드를 포함하는 금속층이 형성되는 송수신 칩을 도파관의 내부에 배치하는 단계;상기 송수신 칩의 동작에 필요한 바이어스를 제공하는 회로 기판을 상기 칩과 수직한 방향으로 상기 도파관의 외부에 배치하는 단계; 및상기 도파관의 내부 및 외부에 각각 분리 배치된 송수신 칩과 회로 기판을 서로 연결하는 단계를 포함하는 도파관 모듈 제작 방법
|
| 10 |
10
제9항에 있어서,상기 도파관은,상기 송수신 칩의 일면에 배치된 제1 바이어스 패드와 맞닿는 영역에 홀(Hole)이 형성되어 상기 제1 바이어스 패드가 상기 도파관의 외부로 노출되는 도파관 모듈 제작 방법
|
| 11 |
11
제10항에 있어서,상기 송수신 칩의 일면에 배치된 제1 바이어스 패드는,상기 도파관의 외부에 배치된 회로 기판의 제2 바이어스 패드와 BGA(Ball Grid Array) 방식을 통해 연결되는 도파관 모듈 제작 방법
|
| 12 |
12
제10항에 있어서,상기 송수신 칩의 일면에 배치된 제1 바이어스 패드는,상기 도파관의 외부에 배치된 회로 기판의 제2 바이어스 패드와 단층 커패시터(Single Layer Capacitor, SLC)를 이용한 와이어 본딩(Wire-Bonding) 방식을 통해 연결되는 도파관 모듈 제작 방법
|
